飞利浦半导体
产品数据表
16位I
2
与中断C和SMBus的I / O端口
PCA9555
描述
该PCA9555是提供16位的24针CMOS器件
通用并行输入/输出（ GPIO ）扩展为
I
2
的C / SMBus的应用和开发，以提高飞利浦
系列I @ C I / O扩展。这些改进包括更高的驱动
能力， 5 VI / O容忍，低电源电流，各个I / O
配置，并且更小的封装。 I / O扩展提供了一个
当需要对ACPI电源额外的I / O解决方案的简单
开关，传感器，按钮，指示灯，风扇等
该PCA9555由两个8位配置（输入或输出
选择） ;输入，输出和极性反转（高电平有效或
低电平操作）寄存器。系统主可以启用
I / O作为输入或输出通过写I / O配置
位。对于每个输入或输出的数据被保持在对应
输入或输出寄存器。读取寄存器的极性可以是
反转极性反转寄存器。所有寄存器可
由系统主机读取。虽然引脚对引脚和我
2
C类地址
与PCF8575兼容，软件更改，需要因
增强功能，并讨论
应用笔记AN469 。
该PCA9555漏极开路中断输出被激活时，任何
输入状态与其对应的输入端口寄存器状态，
用于指示到系统主器件的输入状态有
改变了。上电复位设置寄存器设置为默认
值，并初始化器件状态机。
三个硬件引脚（ A0，A1， A2）的变化的网络连接固定的余
2
C类地址和
允许多达8个设备共享同一I
2
C / SMBus的。固定
I
2
该PCA9555的C类地址是相同的PCA9554允许
到这些设备中的8中的任何组合，以共享相同的
I
2
C / SMBus的。
特点
2.3 V至5.5 V工作电源电压范围
5 V容限I / O的
极性反转寄存器
低电平有效中断输出
低待机电流
在SCL / SDA输入噪声滤波器
上电无毛刺
内部上电复位
16个I / O引脚，默认为16个输入
0 kHz至400 kHz的时钟频率
ESD保护超过每JESD22 - A114 2000 V HBM ，
闭锁测试是为了JESDEC标准JESD78这
五种封装可供选择： DIP24 ， SO24 ， SSOP24 ， TSSOP24 ，以及
HVQFN24
超过100mA的
每JESD22 - A115 200 V MM ，每1000 V CDM
JESD22-C101
订购信息
套餐
24引脚塑料DIP
24引脚塑料SO
24引脚塑料SSOP
24引脚塑料TSSOP
24引脚塑料HVQFN
温度
范围
–40
°C
+85
°C
–40
°C
+85
°C
–40
°C
+85
°C
–40
°C
+85
°C
–40
°C
+85
°C
订货编号
PCA9555N
PCA9555D
PCA9555DB
PCA9555PW
PCA9555BS
上部MARK
PCA9555
PCA9555D
PCA9555
PCA9555
9555
图号
SOT101-1
SOT137-1
SOT340-1
SOT355-1
SOT616-1
标准包装数量和包装等数据可在www.standardproducts.philips.com/packaging 。
I
2
C是飞利浦半导体公司的商标。
所指定的智能电池系统实施者论坛SMBus是飞利浦的我的衍生物
2
C的专利。
2004年09月30日
2
飞利浦半导体
产品数据表
16位I
2
与中断C和SMBus的I / O端口
PCA9555
引脚配置 - DIP ， SO ， SSOP ， TSSOP
INT 1
A1
A2
I/O0.0
I/O0.1
I/O0.2
I/O0.3
I/O0.4
I/O0.5
2
3
4
5
6
7
8
9
24 V
DD
23 SDA
22 SCL
21 A0
20 I / O1.7
19 I / O1.6
18 I / 1.5
17 I / O1.4
16个I / O1.3
15 I / 1.2
14 I / O1.1
13 I / 1.0
引脚配置 - HVQFN
21 VDD
20 SDA
19 SCL
18 A0
17 I / O1.7
16个I / O1.6
15 I / 1.5
14 I / O1.4
13个I / O1.3
I / 1.2 12
I / 1.0 10
I / O1.1 11
7
8
I/O0.7
9
VSS
22 INT
24 A2
I/O0.0
I/O0.1
I/O0.2
I/O0.3
I/O0.4
I/O0.5
1
2
3
4
5
6
I/O0.6
23 A1
I / O0.6 10
I / O0.7 11
V
SS
12
顶视图
su01438
su01683
图1.引脚配置 - DIP ， SO ， SSOP ， TSSOP
图2.引脚配置 - HVQFN
引脚说明
引脚数
DIP ， SO ， SSOP ， TSSOP
1
2
3
4–11
12
13–20
21
22
23
24
HVQFN
22
23
24
1–8
9
10–17
18
19
20
21
符号
INT
A1
A2
I/O0.0–I/O0.7
V
SS
I/O1.0–I/O1.7
A0
SCL
SDA
V
DD
中断输出（开漏）
地址输入1
地址输入2
的I / O0.0到I / O0.7
供应地
的I / 1.0到I / O1.7
地址输入0
串行时钟线
串行数据线
电源电压
功能
2004年09月30日
3
飞利浦半导体
产品数据表
16位I
2
与中断C和SMBus的I / O端口
PCA9555
I / O的简化的原理图
DATA FROM
移位寄存器
CON组fi guration
注册
DATA FROM
移位寄存器
D
FF
写配置
脉冲
写脉冲
C
K
Q
D
FF
I / O引脚
C
K
Q
Q2
Q
Q
Q1
100 k
输出端口
注册资料
V
DD
产量
PORT
注册
输入端口
注册
D
FF
读脉冲
C
K
Q
Q
V
SS
输入端口
注册资料
为INT
DATA FROM
移位寄存器
写
极性
脉冲
D
FF
C
K
Q
极性
注册资料
Q
极性
逆温
注册
SU01473
注意：
在上电复位，所有寄存器恢复为默认值。
我/图4.原理示意图锇
I / O端口
当一个I / O配置为输入，场效应晶体管Q1和Q2关断时，
用弱上拉至V造就了高阻抗输入
DD
。该
输入电压可以高于V升高
DD
到最大5.5 V
如果该I / O被配置为输出，则Q1或Q2导通，
根据输出端口寄存器的状态。应谨慎
行使如果外部电压施加到一个I / O配置为
因为那之间的存在的低阻抗路径的输出
引脚和任一V
DD
或V
SS
.
2004年09月30日
5
PCA9555
16位I
2
C总线和中断的SMBus I / O端口
牧师08 - 2009年10月22日
产品数据表
1.概述
该PCA9555是一个24针的CMOS器件，可提供通用并行16位
输入/输出（ GPIO ）扩展了我
2
C总线/ SMBus的应用和开发，以
加强恩智浦半导体家庭的我
2
C总线I / O扩展。这些改进
包括更高的驱动能力， 5 VI / O容忍，低电源电流，各个I / O
精读网络配置中，和更小的封装。 I / O扩展提供了一个简单的解决方案时，
额外的I / O都需要ACPI电源开关，传感器，按钮，指示灯，风扇等
该PCA9555由两个8位CON组fi guration （输入或输出选择） ;输入，输出
和极性反转（高电平或低电平有效操作）寄存器。该系统
主机可以通过写启用的I / O作为输入或输出/ O CON组fi guration
位。每个输入或输出的数据被保存在相应的输入或输出
注册。读取寄存器的极性可以与极性反转反转
注册。所有寄存器可以由系统主机读取。虽然引脚对引脚和我
2
C总线
地址与PCF8575兼容，软件更改，需要因
增强功能，并讨论
应用笔记AN469 。
当输入状态不同于PCA9555漏极开路中断输出被激活了
对应的输入端口寄存器状态和用于指示到系统主那
输入状态发生了变化。上电复位设置寄存器设置为默认值
并初始化器件状态机。
三个硬件引脚（ A0，A1， A2）的变化的网络连接固定的余
2
C总线地址和允许多达8个
设备共享同一I
2
C总线/ SMBus的。在网络连接固定的我
2
该PCA9555的C总线地址是
相同的PCA9554 ，允许多达这些设备8中的任意组合，以
共享相同的I
2
C总线/ SMBus的。
2.特点
I
I
I
I
I
I
I
I
I
I
I
2.3 V至5.5 V工作电源电压范围
5 V容限I / O的
极性反转寄存器
低电平有效中断输出
低待机电流
在SCL / SDA输入噪声滤波器
上电无毛刺
内部上电复位
16个I / O引脚，默认为16个输入
0 Hz至400 kHz的时钟频率
ESD保护超过每JESD22 - A114 2000 V HBM ， 200 V MM元
JESD22 - A115 ，每JESD22 - C101 1000 V CDM
恩智浦半导体
PCA9555
16位I
2
C总线和中断的SMBus I / O端口
I
闭锁测试是为了JEDEC标准JESD78超过100毫安
I
提供了六个包： DIP24 ， SO24 ， SSOP24 ， TSSOP24 ， HVQFN24和HWQFN24
3.订购信息
表1中。
订购信息
名字
PCA9555N
PCA9555D
PCA9555DB
DIP24
SO24
SSOP24
描述
塑料双列直插式封装; 24引线（ 600万）
塑料小外形封装; 24线索;
体宽7.5毫米
塑料小外形封装; 24线索;
体宽5.3毫米
塑料薄小外形封装; 24线索;
体宽4.4毫米
塑料的热增强型非常薄四方扁平的封装;
没有线索; 24个终端;体4
×
4
×
0.85 mm
VERSION
SOT101-1
SOT137-1
SOT340-1
SOT355-1
SOT616-1
SOT994-1
型号封装
PCA9555PW TSSOP24
PCA9555BS
PCA9555HF
HVQFN24
HWQFN24塑料的热增强型非常非常薄四方扁平的
包;没有线索; 24个终端;体4
×
4
×
0.75 mm
3.1订购选项
表2中。
PCA9555N
PCA9555D
PCA9555DB
PCA9555PW
PCA9555BS
PCA9555HF
订购选项
上部MARK
PCA9555
PCA9555D
PCA9555
PCA9555
9555
P55H
温度范围
40 °C
+85
°C
40 °C
+85
°C
40 °C
+85
°C
40 °C
+85
°C
40 °C
+85
°C
40 °C
+85
°C
类型编号
PCA9555_8
NXP B.V. 2009保留所有权利。
产品数据表
牧师08 - 2009年10月22日
2 34
恩智浦半导体
PCA9555
16位I
2
C总线和中断的SMBus I / O端口
INT
A1
A2
IO0_0
IO0_1
IO0_2
IO0_3
IO0_4
IO0_5
1
2
3
4
5
6
7
8
9
24 V
DD
23 SDA
22 SCL
21 A0
20 IO1_7
19 IO1_6
18 IO1_5
17 IO1_4
16 IO1_3
15 IO1_2
14 IO1_1
13 IO1_0
002aac699
INT
A1
A2
IO0_0
IO0_1
IO0_2
IO0_3
IO0_4
IO0_5
1
2
3
4
5
6
7
8
9
24 V
DD
23 SDA
22 SCL
21 A0
20 IO1_7
19 IO1_6
18 IO1_5
17 IO1_4
16 IO1_3
15 IO1_2
14 IO1_1
13 IO1_0
002aac700
PCA9555DB
PCA9555PW
IO0_6 10
IO0_7 11
V
SS
12
IO0_6 10
IO0_7 11
V
SS
12
图4 。
引脚CON组fi guration的SSOP24
20 SDA
19 SCL
21 V
DD
22 INT
图5 。
引脚CON组fi guration为TSSOP24
21 V
DD
20 SDA
19 SCL
18 A0
17 IO1_7
16 IO1_6
15 IO1_5
14 IO1_4
13 IO1_3
IO1_0 10
IO1_1 11
IO1_2 12
7
8
IO0_7
9
V
SS
002aac881
24 A2
1
2
3
4
5
6
IO0_6
24 A2
23 A1
1号航站楼
索引区
IO0_0
IO0_1
IO0_2
IO0_3
IO0_4
IO0_5
1
2
3
4
5
6
18 A0
17 IO1_7
16 IO1_6
15 IO1_5
14 IO1_4
13 IO1_3
IO1_0 10
IO1_1 11
IO1_2 12
7
8
9
IO0_0
IO0_1
IO0_2
IO0_3
IO0_4
IO0_5
PCA9555BS
PCA9555HF
IO0_6
IO0_7
V
SS
002aac701
透明的顶视图
透明的顶视图
图6 。
引脚CON组fi guration的HVQFN24
图7 。
引脚CON组fi guration的HWQFN24
PCA9555_8
23 A1
1号航站楼
索引区
22 INT
NXP B.V. 2009保留所有权利。
产品数据表
牧师08 - 2009年10月22日
4 34
恩智浦半导体
PCA9555
16位I
2
C总线和中断的SMBus I / O端口
5.2引脚说明
表3中。
符号
引脚说明
针
DIP24 ， SO24 ，
SSOP24 ， TSSOP24
INT
A1
A2
IO0_0
IO0_1
IO0_2
IO0_3
IO0_4
IO0_5
IO0_6
IO0_7
V
SS
IO1_0
IO1_1
IO1_2
IO1_3
IO1_4
IO1_5
IO1_6
IO1_7
A0
SCL
SDA
V
DD
[1]
描述
HVQFN24,
HWQFN24
22
23
24
1
2
3
4
5
6
7
8
9
[1]
10
11
12
13
14
15
16
17
18
19
20
21
地址输入0
串行时钟线
串行数据线
电源电压
供应地
端口1输入/输出
中断输出（开漏）
地址输入1
地址输入2
端口0输入/输出
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
HVQFN和HWQFN封装芯片电源的接地连接两个V
SS
引脚和裸露中心
垫。在V
SS
引脚必须连接到电源地为器件正常工作。以增强散热功能，
电气和板级性能，裸露焊盘需要使用焊接到电路板
通过主板的散热孔对应的散热垫在黑板上，并进行适当的热传导
需要在该印刷电路板被结合在热焊盘区域。
PCA9555_8
NXP B.V. 2009保留所有权利。
产品数据表
牧师08 - 2009年10月22日
5 34
飞利浦半导体
产品数据表
16位I
2
与中断C和SMBus的I / O端口
PCA9555
描述
该PCA9555是提供16位的24针CMOS器件
通用并行输入/输出（ GPIO ）扩展为
I
2
的C / SMBus的应用和开发，以提高飞利浦
系列I @ C I / O扩展。这些改进包括更高的驱动
能力， 5 VI / O容忍，低电源电流，各个I / O
配置，并且更小的封装。 I / O扩展提供了一个
当需要对ACPI电源额外的I / O解决方案的简单
开关，传感器，按钮，指示灯，风扇等
该PCA9555由两个8位配置（输入或输出
选择） ;输入，输出和极性反转（高电平有效或
低电平操作）寄存器。系统主可以启用
I / O作为输入或输出通过写I / O配置
位。对于每个输入或输出的数据被保持在对应
输入或输出寄存器。读取寄存器的极性可以是
反转极性反转寄存器。所有寄存器可
由系统主机读取。虽然引脚对引脚和我
2
C类地址
与PCF8575兼容，软件更改，需要因
增强功能，并讨论
应用笔记AN469 。
该PCA9555漏极开路中断输出被激活时，任何
输入状态与其对应的输入端口寄存器状态，
用于指示到系统主器件的输入状态有
改变了。上电复位设置寄存器设置为默认
值，并初始化器件状态机。
三个硬件引脚（ A0，A1， A2）的变化的网络连接固定的余
2
C类地址和
允许多达8个设备共享同一I
2
C / SMBus的。固定
I
2
该PCA9555的C类地址是相同的PCA9554允许
到这些设备中的8中的任何组合，以共享相同的
I
2
C / SMBus的。
特点
2.3 V至5.5 V工作电源电压范围
5 V容限I / O的
极性反转寄存器
低电平有效中断输出
低待机电流
在SCL / SDA输入噪声滤波器
上电无毛刺
内部上电复位
16个I / O引脚，默认为16个输入
0 kHz至400 kHz的时钟频率
ESD保护超过每JESD22 - A114 2000 V HBM ，
闭锁测试是为了JESDEC标准JESD78这
五种封装可供选择： DIP24 ， SO24 ， SSOP24 ， TSSOP24 ，以及
HVQFN24
超过100mA的
每JESD22 - A115 200 V MM ，每1000 V CDM
JESD22-C101
订购信息
套餐
24引脚塑料DIP
24引脚塑料SO
24引脚塑料SSOP
24引脚塑料TSSOP
24引脚塑料HVQFN
温度
范围
–40
°C
+85
°C
–40
°C
+85
°C
–40
°C
+85
°C
–40
°C
+85
°C
–40
°C
+85
°C
订货编号
PCA9555N
PCA9555D
PCA9555DB
PCA9555PW
PCA9555BS
上部MARK
PCA9555
PCA9555D
PCA9555
PCA9555
9555
图号
SOT101-1
SOT137-1
SOT340-1
SOT355-1
SOT616-1
标准包装数量和包装等数据可在www.standardproducts.philips.com/packaging 。
I
2
C是飞利浦半导体公司的商标。
所指定的智能电池系统实施者论坛SMBus是飞利浦的我的衍生物
2
C的专利。
2004年09月30日
2
飞利浦半导体
产品数据表
16位I
2
与中断C和SMBus的I / O端口
PCA9555
引脚配置 - DIP ， SO ， SSOP ， TSSOP
INT 1
A1
A2
I/O0.0
I/O0.1
I/O0.2
I/O0.3
I/O0.4
I/O0.5
2
3
4
5
6
7
8
9
24 V
DD
23 SDA
22 SCL
21 A0
20 I / O1.7
19 I / O1.6
18 I / 1.5
17 I / O1.4
16个I / O1.3
15 I / 1.2
14 I / O1.1
13 I / 1.0
引脚配置 - HVQFN
21 VDD
20 SDA
19 SCL
18 A0
17 I / O1.7
16个I / O1.6
15 I / 1.5
14 I / O1.4
13个I / O1.3
I / 1.2 12
I / 1.0 10
I / O1.1 11
7
8
I/O0.7
9
VSS
22 INT
24 A2
I/O0.0
I/O0.1
I/O0.2
I/O0.3
I/O0.4
I/O0.5
1
2
3
4
5
6
I/O0.6
23 A1
I / O0.6 10
I / O0.7 11
V
SS
12
顶视图
su01438
su01683
图1.引脚配置 - DIP ， SO ， SSOP ， TSSOP
图2.引脚配置 - HVQFN
引脚说明
引脚数
DIP ， SO ， SSOP ， TSSOP
1
2
3
4–11
12
13–20
21
22
23
24
HVQFN
22
23
24
1–8
9
10–17
18
19
20
21
符号
INT
A1
A2
I/O0.0–I/O0.7
V
SS
I/O1.0–I/O1.7
A0
SCL
SDA
V
DD
中断输出（开漏）
地址输入1
地址输入2
的I / O0.0到I / O0.7
供应地
的I / 1.0到I / O1.7
地址输入0
串行时钟线
串行数据线
电源电压
功能
2004年09月30日
3
飞利浦半导体
产品数据表
16位I
2
与中断C和SMBus的I / O端口
PCA9555
I / O的简化的原理图
DATA FROM
移位寄存器
CON组fi guration
注册
DATA FROM
移位寄存器
D
FF
写配置
脉冲
写脉冲
C
K
Q
D
FF
I / O引脚
C
K
Q
Q2
Q
Q
Q1
100 k
输出端口
注册资料
V
DD
产量
PORT
注册
输入端口
注册
D
FF
读脉冲
C
K
Q
Q
V
SS
输入端口
注册资料
为INT
DATA FROM
移位寄存器
写
极性
脉冲
D
FF
C
K
Q
极性
注册资料
Q
极性
逆温
注册
SU01473
注意：
在上电复位，所有寄存器恢复为默认值。
我/图4.原理示意图锇
I / O端口
当一个I / O配置为输入，场效应晶体管Q1和Q2关断时，
用弱上拉至V造就了高阻抗输入
DD
。该
输入电压可以高于V升高
DD
到最大5.5 V
如果该I / O被配置为输出，则Q1或Q2导通，
根据输出端口寄存器的状态。应谨慎
行使如果外部电压施加到一个I / O配置为
因为那之间的存在的低阻抗路径的输出
引脚和任一V
DD
或V
SS
.
2004年09月30日
5
QQ：2880707522 复制
