PCA9554A
远程8位I C和SMBus I / O扩展器
具有中断输出和配置寄存器
2
www.ti.com
SCPS127A - 2006年9月 - 修订2007年2月
特点
I
2
C到并行端口扩展器
漏极开路低电平有效中断输出
操作的电源电压范围
2.3 V至5.5 V
5 V容限I / O的
400 kHz的快速I
2
C总线
三个硬件地址引脚，允许最多
八个器件的I
2
C / SMBus的
输入/输出配置寄存器
极性反转寄存器
内部上电复位
DB ， DBQ ， DGV ， DW ，
或PW包装
（ TOP VIEW ）
动力与配置的所有通道
输入
上电无毛刺
锁存输出，大电流驱动
最大能力可直接驱动LED
闭锁性能超过100mA的每
JESD 78 ， II类
ESD保护超过JESD 22
- 2000 -V人体模型（ A114 -A ）
- 200 -V机型号（ A115 -A ）
- 1000 -V带电器件模型（ C101 ）
RGT包装
（ TOP VIEW ）
RGV包装
（ TOP VIEW ）
SDA
V
CC
GND
P3
描述/订购信息
这8位I / O扩展为双线双向总线（我
2
C）是专为2.3 V至5.5 V V
CC
操作。它
提供通用的远程I / O扩展通过我大多数微控制器系列
2
C接口[串行
时钟（ SCL ） ，串行数据（ SDA ）。
该PCA9554A由一个8位配置（输入或输出选择） ，输入，输出和极性
反转（高电平或低电平有效）寄存器。在上电时，I / O引脚配置为输入，带弱上拉
到V
CC
。但是，系统主机可以通过写启用的I / O作为输入或输出/ O
配置位。对于每个输入或输出的数据被保持在相应的输入或输出寄存器。该
输入端口寄存器的极性可反转极性反转寄存器。所有寄存器都可以通过读取
系统主。
该系统主机可以利用重置PCA9554A在超时或其他操作不当的情况下
上电复位功能，这使该寄存器的默认状态，并初始化I
2
C / SMBus的状态
机。
当任何输入状态与其对应的PCA9554A漏极开路中断（INT ）输出被激活
输入端口寄存器状态和用于指示到系统主器件的输入状态发生了变化。
INT可以连接到微控制器的中断输入。通过该线路上发送一个中断信号，该
远程I / O可以通知微控制器是否存在及其端口的输入数据，而不必通过通信
在我
2
C总线。因此， PCA9554A可以保持一个简单的从器件。
该器件的输出（锁定）具有大电流驱动能力，可直接驱动LED ，低电流
消费。
请注意，一个重要的通知有关可用性，标准保修，并在得克萨斯州的关键应用程序使用
仪器的半导体产品和免责条款及其出现在此数据表的末尾。
除非另有说明这个文件包含
PRODUCTION数据信息为出版日期。
产品符合占德州条款规范
仪器标准保修。生产加工过程中不
不一定包括所有参数进行测试。
P4
P5
8
9
2006-2007 ，德州仪器
P3
GND
P4
P5
A0
A1
A2
P0
P1
P2
P3
GND
1
2
3
4
5
6
7
16
15
14
13
12
11
10
V
CC
SDA
SCL
INT
P7
P6
P5
P4
16 15 14 13
A2
1
P0
2
P1
3
P2
4
5
6
7
8
12
SCL
11
INT
10
P7
9
P6
A2
P0
P1
P2
4
16 15 14 13
1
12
SCL
2
11
INT
10
P7
3
9
P6
5 6 7
8
A1
A0
V
CC
SDA
A1
A0
PCA9554A
远程8位I
2
C和SMBus的I / O扩展器
具有中断输出和配置寄存器
SCPS127A - 2006年9月 - 修订2007年2月
www.ti.com
三个硬件引脚（ A0，A1和A2 ）来编程和改变固定我
2
C类地址，并允许多达8个
设备共享同一I
2
C总线或SMBus 。
该PCA9554A是引脚对引脚和我
2
C类地址的PCF8574A兼容。然而，软件的变化是
必需的，由于在PCA9554A在PCF8574A的增强。
该PCA9554A及PCA9554是除了他们固定的我一样
2
C类地址。这允许多达16
上相同的I这些设备（每组8个）
2
C / SMBus的。
订购信息
T
A
QFN - RGT
QFN - RGV
QSOP - DBQ
SOIC - DW
-40 ° C至85°C
SSOP - DB
包
(1)
3000卷
2500卷
75管
2500卷
40管
2000年卷
80管
2000年卷
TSSOP - PW
TVSOP - DGV
(1)
90管
2000年卷
2000年卷
125卷
订购型号
PCA9554ARGTR
PCA9554ARGVR
PCA9554ADBQ
PCA9554ADBQR
PCA9554ADW
PCA9554ADWR
PCA9554ADB
PCA9554ADBG4
PCA9554ADBR
PCA9554APW
PCA9554APWR
PCA9554ADGVR
PCA9554ADGV
PD554A
PD554A
PD554A
顶部端标记
预览
预览
PD554A
预览
包装图纸，标准包装数量，热数据，符号和PCB设计指南可在
www.ti.com/sc/package 。
2
提交文档反馈
www.ti.com
PCA9554A
远程8位I C和SMBus I / O扩展器
具有中断输出和配置寄存器
2
SCPS127A - 2006年9月 - 修订2007年2月
终端功能
号
QSOP （ DBQ ）
SOIC （ DW ） ，
SSOP （ DB ） ，
TSSOP （ PW ） ，及
TVSOP （ DGV ）
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
QFN （ RGT ）和
QFN （ RGV ）
15
16
1
2
3
4
5
6
7
8
9
10
11
12
13
14
名字
描述
A0
A1
A2
P0
P1
P2
P3
GND
P4
P5
P6
P7
INT
SCL
SDA
V
CC
地址输入。直接连接到V
CC
或地面。
地址输入。直接连接到V
CC
或地面。
地址输入。直接连接到V
CC
或地面。
P-端口的输入/输出。推拉式的设计结构。
P-端口的输入/输出。推拉式的设计结构。
P-端口的输入/输出。推拉式的设计结构。
P-端口的输入/输出。推拉式的设计结构。
地
P-端口的输入/输出。推拉式的设计结构。
P-端口的输入/输出。推拉式的设计结构。
P-端口的输入/输出。推拉式的设计结构。
P-端口的输入/输出。推拉式的设计结构。
中断输出。连接到V
CC
通过上拉电阻。
串行时钟总线。连接到V
CC
通过上拉电阻。
串行数据总线。连接到V
CC
通过上拉电阻。
电源电压
功能框图
13
打断
逻辑
INT
LP滤波器
A0
A1
A2
SCL
SDA
1
2
3
14
15
输入
滤波器
I
2
C总线
控制
移
注册
8位
I / O
PORT
P7P0
写脉冲
V
CC
GND
16
8
POWER- ON
RESET
读脉冲
A.
B.
显示引脚数是为DB ， DBQ ， DGV ， DW ，N ，或PW包。
所有I / O设置为输入复位。
提交文档反馈
3
PCA9554A
远程8位I
2
C和SMBus的I / O扩展器
具有中断输出和配置寄存器
SCPS127A - 2006年9月 - 修订2007年2月
www.ti.com
P0的简化原理图到P7
DATA FROM
移位寄存器
DATA FROM
移位寄存器
写配置
脉冲
写脉冲
CON组fi guration
注册
D
FF
C
K
Q
D
Q
FF
C
K
Q
输出端口
注册
输入端口
注册
D
读脉冲
Q
FF
C
K
Q
INT
DATA FROM
移位寄存器
写极性
脉冲
极性
注册资料
Q2
GND
输入端口
注册资料
P0到P7
Q
Q1
100千瓦
输出端口
注册资料
V
CC
D
Q
FF
C
K
Q
极性
逆温
注册
A.
在上电复位，所有寄存器恢复为默认值。
I / O端口
当一个I / O配置为输入，场效应晶体管Q1和Q2关断时，它与一产生高阻抗输入
弱上拉（ 100 kΩ的典型值）到V
CC
。输入电压可以高于V升高
CC
到最大5.5 V
如果该I / O被配置为输出时，Q1或Q2使能，根据输出端口寄存器的状态。在
这种情况下，还有I / O引脚，要么V的低阻抗路径
CC
或GND 。外部电压
适用于该I / O引脚不应超过正常工作的建议水平。
I
2
C接口
在双向I
2
C总线由串行时钟（ SCL）和串行数据（ SDA）线。两条线必须是
当连接到装置的输出级通过一个上拉电阻连接到正电源。数据
传输可以启动只有当总线不忙。
I
2
这种装置C的通信是由一个主，从高至低跳变对发送启动条件启动
在SDA输入/输出，而SCL输入为高电平（见
图1）。
启动条件后，设备地址
字节发送， MSB在前，包括数据方向位
/W).
接收到有效地址字节之后，该装置带有一个确认（ACK）响应，低的在SDA
输入/输出的ACK时钟脉冲的高过程中。从设备的地址输入（ A0 -A2 ）
不能开始和停止条件之间变化。
在我
2
C总线中，只有一个数据位在每个时钟脉冲期间传送。 SDA线上的数据必须保持
高脉冲的时钟周期，因为改变此时的数据线中的稳定将被解释为控制
命令（启动或停止） （见
图2）。
4
提交文档反馈
www.ti.com
PCA9554A
远程8位I C和SMBus I / O扩展器
具有中断输出和配置寄存器
2
SCPS127A - 2006年9月 - 修订2007年2月
停止条件，在SDA输入由低到高的跳变/输出，而SCL输入为高电平，由发送
主人（见
图1）。
任何数量的数据字节可以从发射机传输的启动和停止之间到接收器
条件。每个8位字节后面跟着一个ACK位。发射前必须释放SDA线
接收器可以发送一个ACK位。应答的器件必须在ACK期间拉低SDA线
时钟脉冲使SDA线为高脉冲ACK有关时钟周期的过程中稳定低（见
图3）。
当从机接收器处理，它必须产生一个ACK每收到一个字节后。同样，
主机必须产生，它接收从机发送一个字节后的ACK 。建立和保持
时间必须得到满足，以确保其正常工作。
主机接收器将不产生应答信号的数据传输方的一端（ NACK ）
在最后一个字节被同步输出的奴隶。这是由主接收器完成握住SDA线
高。在这种情况下，发射器必须释放数据线，使主机产生一个停止条件。
SDA
SCL
S
启动条件
P
停止条件
启动和停止条件图1.定义
SDA
SCL
数据线
稳定的;
数据有效
变化
DATA的
允许
图2.位传输
提交文档反馈
5
QQ：2881677436 复制
