不建议用于新设计
www.ti.com
PCA9548A
8 CHANNEL I C开关
与复位
2
SCPS143C - 2006年10月 - 修订2007年6月
特点
1 - 8双向翻译开关
I
2
C总线和SMBus兼容
低电平有效的复位输入
地址由三个硬件地址引脚用于
使用多达8个器件
通过我的频道选择
2
C总线
上电时所有开关通道
取消
低R
ON
开关
允许电压电平转换之间
2.5 V， 3.3 V和5 V客车
开机时无毛刺
支持热插入
低待机电流
操作的电源电压范围
2.3 V至5.5 V
5 V容限输入
400 kHz的快速I
2
C总线
闭锁性能超过100mA的每
JESD 78 ， II类
ESD保护超过JESD 22
- 2000 -V人体模型（ A114 -A ）
- 200 -V机型号（ A115 -A ）
- 1000 -V带电器件模型（ C101 ）
RGE包装
（ TOP VIEW ）
DB ， DGV ， DW ，或PW包装
（ TOP VIEW ）
12
13
描述/订购信息
订购信息
T
A
QFN - RGE
SSOP - DB
-40 ° C至85°C
TVSOP - DGV
SOIC - DW
TSSOP - PW
(1)
(2)
包
(1) (2)
3000卷
2000年卷
250的卷轴
2000年卷
2000年卷
25管
2000年卷
60管
订购型号
PCA9548ARGER
PCA9548ADBR
PCA9548ADBT
PCA9548ADGVR
PCA9548ADWR
PCA9548ADW
PCA9548APWR
PCA9548APW
顶部端标记
PD548A
PD548A
PD548A
PCA9548A
PD548A
对于最新的封装和订购信息，请参阅封装选项附录本文档的末尾，或见TI
网站：
www.ti.com 。
包装图纸，标准包装数量，热数据，符号和PCB设计指南可在
www.ti.com/sc/package 。
请注意，一个重要的通知有关可用性，标准保修，并在得克萨斯州的关键应用程序使用
仪器的半导体产品和免责条款及其出现在此数据表的末尾。
PRODUCTION数据信息为出版日期。
产品符合占德州条款规范
仪器标准保修。生产加工过程中不
不一定包括所有参数进行测试。
SD3
SC3
GND
SD4
SC4
SD5
2006-2007 ，德州仪器
A0
A1
RESET
SD0
SC0
SD1
SC1
SD2
SC2
SD3
SC3
GND
2
3
4
5
6
7
8
9
10
11
23
22
21
20
19
18
17
16
15
14
24 23 22 21 20 19
SDA
SCL
18
A2
17
SC7
16
SD7
15
SC6
14
SD6
13
SC5
1
24
V
CC
SDA
SCL
A2
SC7
SD7
SC6
SD6
SC5
SD5
SC4
SD4
SD0
SC0
SD1
SC1
SD2
SC2
1
2
3
4
5
6
7 8 9 10 11 12
RESET
A1
A0
V
CC
PCA9548A
8通道
2
C切换
与复位
不建议用于新设计
www.ti.com
SCPS143C - 2006年10月 - 修订2007年6月
描述/订购信息（续）
该PCA9548A具有可以通过我来控制8双向翻译开关
2
C总线。在SCL / SDA
上游对扇出八个下游对，或信道。任何个人SCX / SDX通道或组合
的频道可以选择，通过可编程控制寄存器的内容决定。
该系统主机可以通过发送一个复位超时或其他操作不当的事件PCA9548A
低复位输入。同样，上电复位取消选择所有通道，并初始化I
2
C / SMBus的状态
机。断言RESET导致出现同样的复位/初始化不depowering的一部分。
开关的选通门是使得构造在V
CC
销可用于限制最大高
电压，这是由PCA9548A通过。这允许在每一对中使用不同的总线电压，从而使
2.5 V或3.3 V的部分可与5 -V的部分通信，而无需任何额外保护。外部上拉电阻
拉总线最多为每个信道所需要的电压电平。所有I / O引脚5 -V宽容。
2
提交文档反馈
不建议用于新设计
www.ti.com
PCA9548A
8 CHANNEL I C开关
与复位
2
SCPS143C - 2006年10月 - 修订2007年6月
功能框图
PCA9548A
SC0
SC1
SC2
SC3
SC4
SC5
SC6
SC7
SD0
SD1
SD2
SD3
SD4
SD5
SD6
SD7
GND
V
CC
RESET
开关控制逻辑
复位电路
SCL
SDA
A0
输入滤波器
I 2 C总线控制
2
A1
A2
提交文档反馈
3
PCA9548A
8通道
2
C切换
与复位
不建议用于新设计
www.ti.com
SCPS143C - 2006年10月 - 修订2007年6月
终端功能
号
SOIC （ DW ） ，
SSOP （ DB ） ，
TSSOP （ PW ） ，及
TVSOP （ DGV ）
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
QFN （ RGE ）
22
23
24
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
名字
描述
A0
A1
RESET
SD0
SC0
SD1
SC1
SC2
SC2
SD3
SC3
GND
SD4
SC4
SD5
SC5
SD6
SC6
SD7
SC7
A2
SCL
SDA
V
CC
地址输入0直接连接到V
CC
或地面。
地址输入1.直接连接到V
CC
或地面。
低电平有效复位输入。连接到V
CC
通过上拉电阻，如果不使用。
串行数据0连接到V
CC
通过上拉电阻。
串行时钟0连接到V
CC
通过上拉电阻。
串行数据1.连接到V
CC
通过上拉电阻。
串行时钟1.连接到V
CC
通过上拉电阻。
串行数据2.连接到V
CC
通过上拉电阻。
串行时钟2.连接到V
CC
通过上拉电阻。
串行数据3.连接到V
CC
通过上拉电阻。
串行时钟3.连接到V
CC
通过上拉电阻。
地
串行数据4.连接到V
CC
通过上拉电阻。
串行时钟4.连接到V
CC
通过上拉电阻。
串行数据5.连接到V
CC
通过上拉电阻。
串行时钟5.连接到V
CC
通过上拉电阻。
串行数据6.连接到V
CC
通过上拉电阻。
串行时钟6.连接到V
CC
通过上拉电阻。
串行数据7.连接到V
CC
通过上拉电阻。
串行时钟7.连接到V
CC
通过上拉电阻。
地址输入2.直接连接到V
CC
或地面。
串行时钟总线。连接到V
CC
通过上拉电阻。
串行数据总线。连接到V
CC
通过上拉电阻。
电源电压
I
2
C接口
在双向I
2
C总线由串行时钟（ SCL）和串行数据（ SDA）线。两条线必须是
当连接到装置的输出级通过上拉电阻连接到正电源。数据
传输可以启动只有当总线不忙。
I
2
这种装置C的通信是由一个主，从高至低跳变对发送启动条件启动
在SDA输入/输出，而SCL输入为高电平（见
图1）。
启动条件后，设备地址
字节发送，最显著位（MSB）首先，包括数据方向位（ R / W） 。
接收到有效地址字节之后，该装置带有一个确认（ACK）响应，低的在SDA
输入/输出的ACK时钟脉冲的高过程中。从设备的地址输入（ A0 -A2 ）
不能开始和停止条件之间变化。
在我
2
C总线中，只有一个数据位在每个时钟脉冲期间传送。 SDA线上的数据必须保持
高脉冲的时钟周期，因为改变此时的数据线中的稳定将被解释为控制
命令（启动或停止） （见
图2）。
停止条件，在SDA输入由低到高的跳变/输出，而SCL输入为高电平，由发送
主人（见
图1）。
4
提交文档反馈
不建议用于新设计
www.ti.com
PCA9548A
8 CHANNEL I C开关
与复位
2
SCPS143C - 2006年10月 - 修订2007年6月
任何数量的数据字节可以从发射机传送的开始和停止之间到接收器
条件。每个8位字节后面跟着一个ACK位。发射前必须释放SDA线
接收器可以发送一个ACK位。应答的器件必须在ACK期间拉低SDA线
时钟脉冲使SDA线为高脉冲ACK有关时钟周期的过程中稳定低（见
图3）。
当从机接收器处理，它必须产生一个ACK每收到一个字节后。同样，
主机必须产生，它接收从机发送一个字节后的ACK 。建立和保持
时间必须得到满足，以确保其正常工作。
主机接收器通过不产生应答信号的数据传输方的一端（ NACK ）
在最后一个字节被同步输出的奴隶。这是由主接收器完成握住SDA线
高。在这种情况下，发射器必须释放数据线，使主机产生一个停止条件。
SDA
SCL
S
启动条件
P
停止条件
启动和停止条件图1.定义
SDA
SCL
数据线
稳定的;
数据有效
变化
DATA的
允许
图2.位传输
数据输出
由发射器
NACK
数据输出
通过接收器
确认
从SCL
主
S
开始
条件
1
2
8
9
时钟脉冲
承认
图3.确认上我
2
C总线
提交文档反馈
5
QQ：2880707522 复制
