PCA9525
简单的2线总线缓冲器
第1版 - 2011年2月25日
产品数据表
1.概述
该PCA9525是一种单片CMOS集成电路中应用的总线缓冲
包括我
2
C总线， SMBus的，DDC， PMBus的，并且基于相似原理的其它系统。
该缓冲区缓存都SCL和SDA线扩展总线负载限制，允许
允许的最大总线电容在缓冲的两侧。
该PCA9525包括一个单向缓冲器的时钟信号，和一个双向
缓冲的数据信号。它采用时钟延长从属设备，因此不
支持。
在其最基本的实施中，缓冲器将允许从属的扩展数
设备被连接到一个（或多个）的主设备。在这种情况下，所有主设备
将被定位在PCA9525的Sxx_IN侧。
方向引脚（ DIR）通过使单向时钟进一步增强了这种功能
信号被反转，因而允许在缓冲的两侧的主设备。
使能（ EN）功能，允许总线的部分被分离出来。的各个部分
系统可以被带到上线依次。利用这意味着受控启动
部件，工作速度和负载的不同的范围是很容易实现的。
2.特点和好处科幻TS
2线公交车简单的阻抗隔离缓冲
4毫安最大静态漏极开路下拉功能支持多种总线
标准
适用于我
2
C总线（标准模式，快速模式） ， SMBus的（标准的和高功率
模式） ，以及PMBus的
快速开关时间可超过1 MHz运行
启用允许总线段断开连接
滞后于投入提供噪声抑制
工作电压范围为2.7 V至5.5 V
极低的电源电流
适用于最常见的快速实现简单的特点
2线总线应用
恩智浦半导体
PCA9525
简单的2线总线缓冲器
6.管脚信息
6.1钢钉
EN
SCL_OUT
SCL_IN
V
SS
1
2
8
7
V
DD
SDA_OUT
SDA_IN
DIR
EN
SCL_OUT
SCL_IN
V
SS
1
2
3
4
002aaf331
8
7
V
DD
SDA_OUT
SDA_IN
DIR
PCA9525D
3
4
002aaf330
6
5
PCA9525DP
6
5
图2 。
引脚CON组fi guration的SO8
图3 。
引脚CON组fi guration为TSSOP8
6.2引脚说明
表2中。
符号
EN
SCL_OUT
SCL_IN
V
SS
DIR
SDA_IN
SDA_OUT
V
DD
引脚说明
针
1
2
3
4
5
6
7
8
描述
启用
时钟缓冲器，从侧
时钟缓冲器，主控方
供应地
时钟方向
数据缓存，主控方
数据缓冲区，从侧面
正电源
7.功能描述
请参阅
图1 “块PCA9525示意图” 。
7.1 V
DD
, V
SS
- 电源引脚
在电源电压为PCA9525可以在范围内的任何电压2.7 V至
5.5 V的电源IC必须共同与总线供电。滞后的端口
是IC的电源的百分比，因此，噪声容限的考虑应
选择工作电压时考虑进去。
7.2 SCL_IN ， SCL_OUT - 时钟信号输入/输出
时钟信号缓冲器是单向的，虽然方向可以根据被逆转
控制引脚方向（ DIR ）的。在正常的总线操作，例如在我
2
C总线时，
主器件产生一个单向时钟信号给从机。对于最低的成本，
PCA9525结合在时钟信号的单向缓冲带双向缓冲器
用于数据信号。时钟延长，因此不支持的设备和从设备的可能
需要时钟延长，必须由主采取适当的容纳
PCA9525
本文档中提供的所有信息受法律免责声明。
NXP B.V. 2011保留所有权利。
产品数据表
第1版 - 2011年2月25日
3 22
恩智浦半导体
PCA9525
简单的2线总线缓冲器
与他们沟通时计时。该缓冲区包括滞后，以确保清洁
切换信号输出，特别是与高电容性负载的较慢的上升时间
巴士。输出端口是开漏型的，需要外部上拉电阻。
7.3 SDA_IN ， SDA_OUT - 数据信号的输入/输出
数据信号缓冲器是双向的。端口（ SDA_IN ， SDA_OUT ）的第一大瀑布
下面的“锁定电压'V
LOCK
，将缓冲区的方向控制和“锁定”信号
从相反侧的到来。作为“输入”信号继续下跌，将会带动
“输出”端为低电平。再次，滞后被施加到缓冲器，以最小化的效果
噪声。
在通信过程中的一些点，数据方向将反转，例如，当
从器件发送一个应答（ ACK ） ，或响应的寄存器的内容。中
这时候，控制“输入”端将有回升以上的电压解锁
(V
开锁
）之前释放“锁” ，然后让“输出”的一面，以获得控制权，
又一次拉（是什么）的“输入”端为低电平。这将导致一个“脉冲”对“输入”的一面，
它可以是一个相当长的时间在高电容公交车。然而，这种脉冲将不
干扰的实际数据传输，在时钟线的时候，就不会发生其
过渡（在正常的我
2
C总线和SMBus协议），因此数据信号的建立时间
要求仍然满足。端口是开漏型的，需要外部上拉电阻。
7.4使能（ EN ） - 激活缓冲区操作
的高电平有效的使能输入（ EN）可以用于禁用缓冲器，为目的
隔离总线段。当总线空闲时所述集成电路只应被禁用。这
防止它可能会混淆总线上的其它设备的命令截断。启用
（EN） ，也可以使用系统中，逐步激活总线段
启动。总线段慢到上电响应可以保持分离自所述主
系统，以避免干扰和碰撞。该引脚必须由外部驱动为有效
状态。
7.5方向（ DIR ） - 时钟缓冲器的方向控制
的方向输入（ DIR）的用于改变的SCL端口的信号方向。当
DIR引脚为逻辑低电平，时钟信号输入端SCL_IN和缓冲的输出是
SCL_OUT 。当DIR引脚为逻辑高电平时，时钟信号输入端SCL_OUT和
缓冲输出SCL_IN 。该引脚必须由外部驱动为有效状态。
PCA9525
本文档中提供的所有信息受法律免责声明。
NXP B.V. 2011保留所有权利。
产品数据表
第1版 - 2011年2月25日
4 22
恩智浦半导体
PCA9525
简单的2线总线缓冲器
8.极限值
表3中。
极限值
按照绝对最大额定值系统（ IEC 60134 ） 。
符号
V
DD
V
n
I
I / O
P
合计
T
英镑
T
AMB
[1]
参数
电源电压
在任何其他引脚电压
输入/输出电流
总功耗
储存温度
环境温度
条件
[1]
[1]
民
0.3
-
-
55
最大
+7
20
300
+125
+85
单位
V
mA
mW
°C
°C
V
SS
0.5 V
DD
+ 0.5 V
任何引脚
操作
40
电压相对于4脚规定（V
SS
).
9.特点
表4 。
特征
T
AMB
=
40
°
C至+ 85
°
℃;电压相对于地指定（Ⅴ
SS
); V
DD
= 5.5 V，除非另有规定。
符号
V
DD
I
DD
参数
电源电压
电源电流
条件
操作
静止的; V
DD
= V
我（ EN ）
= 5.5 V
SCL_IN ， SDA_IN = 800千赫;
V
DD
= 5.5 V
缓冲端口（ SDA_IN ， SCL_IN ， SDA_OUT ， SCL_OUT ）
V
I2C-bus
V
IL
V
IH
V
我（ HYS ）
I
LI
I
O（汇）
V
OL
I
2
C总线电压
低电平输入电压
高电平输入电压
输入电压滞后
输入漏电流
输出灌电流
低电平输出电压
V
DD
= 2.7 V
V
DD
= 5.5 V
V
DD
= 2.7 V
V
DD
= 5.5 V
V
DD
= 2.7 V
V
DD
= 5.5 V
V
I2C-bus
= V
DD
或GND
低电平; V
I2C-bus
＆ LT ; V
IL
I
OL
= 4毫安
I
OL
= 100
μA
销SDA_IN ， SDA_OUT
V
LOCK
V
开锁
方向锁定电压
方向解锁电压
V
DD
= 2.7 V
V
DD
= 5.5 V
V
DD
= 2.7 V
V
DD
= 5.5 V
[2]
[2]
[2]
[2]
[2]
[2]
[2]
[2]
[2]
[2]
[1]
民
2.7
-
-
典型值
-
-
170
最大
5.5
1
-
单位
V
μA
μA
电源
-
-
-
1.2
2.0
80
200
1
4
-
-
-
-
2.0
4.8
-
-
-
-
-
-
-
-
-
80
3
-
-
-
-
V
DD
+ 0.3
0.4
0.5
-
-
-
-
+1
-
300
-
1.3
3.0
-
-
V
V
V
V
V
mV
mV
μA
mA
mV
mV
V
V
V
V
PCA9525
本文档中提供的所有信息受法律免责声明。
NXP B.V. 2011保留所有权利。
产品数据表
第1版 - 2011年2月25日
5 22
QQ：2881677436 复制
