飞利浦半导体
产品数据表
I
2
C总线中继器
PCA9515
描述
该PCA9515是一种BiCMOS工艺的集成电路用于
在我的应用
2
C和SMBus的系统。
同时保留了我的所有的操作模式和功能
2
C
系统它允许扩展的I
2
C总线通过缓冲两个数据
（ SDA）和时钟（ SCL ）线，从而使两辆公交车400 pF左右。
在我
2
400 pF的对C总线电容限制限制数量
设备和总线长度。使用PCA9515使系统
设计者以分离两半总线，从而更多的设备或更长
长度可调节。它也可以用于运行两个总线，
1 ：5 V和其他在3.3伏或400千赫至100千赫总线
其中， 100 kHz的总线隔离时的400 kHz的工作频率
其它需要。
两个或更多个PCA9515s不能放在串联。
该PCA9515
设计不允许这种配置。因为没有方向
销，略有不同的“合法”的低电压电平被用来防止
锁式的输入和输出之间的条件。 A“常规低”
应用在PCA9515的输入将被传播的“缓冲
低“一个稍微更高的价值。当这个“缓冲低”应用
到另一个PCA9515 ， PCA9516 ，或PCA9518串联，所述第二
PCA9515 ， PCA9516 ， PCA9518还是不会承认它作为一个“正规
低“ ，不会传播它作为一个”缓冲低“了。该
PCA9511 /九千五百一十四分之九千五百一十三和PCA9512不能用在串联
该PCA9515 ， PCA9516 ，或PCA9518 ，但可用于串联
本身，因为它们使用移，而不是静态的偏移量，以避免
锁止的条件。
引脚配置
北卡罗来纳州1
SCL0
SDA0
GND
2
3
4
8
7
6
5
V
CC
SCL1
SDA1
EN
SU01322
图1.引脚配置
引脚说明
针
1
2
3
4
5
6
7
8
符号
北卡罗来纳州
SCL0
SDA0
GND
EN
SDA1
SCL1
V
CC
功能
无连接
串行时钟总线0
串行数据总线0
供应地
高电平有效中继使能输入
串行数据总线1
串行时钟总线1
电力供应
特点
2信道，双向缓冲器
I
2
C总线和SMBus兼容
高电平有效中继器的使能输入
开漏输入/输出
禁售无操作
支持在中继仲裁和时钟延长
可容纳标准模式和快速模式I
2
C器件和
已关闭的高阻抗I
2
的引脚
3.0 V至3.6 V工作电源电压范围
5.5 V容限I
2
C与使能引脚
0至400 kHz的时钟频率
1
ESD保护超过每JESD22 - A114 2000 V HBM ，
闭锁测试是为了JEDEC标准JESD78这
产品包装： SO和TSSOP
订购信息
套餐
8引脚塑料SO
8引脚塑料TSSOP
温度范围
–40
°C
+85
°C
–40
°C
+85
°C
超过100mA的。
每JESD22 - A115 200 V MM ，每1000 V CDM
JESD22-C101.
多个主
订货编号
PCA9515D
PCA9515DP
上部MARK
PCA9515
9515
图号
SOT96-1
SOT505-1
标准包装数量和包装等数据可在www.philipslogic.com/packaging 。
1.
系统的最大工作频率可能是因为由转发器添加的延迟小于400千赫。
2004年6月24日
2
飞利浦半导体
产品数据表
I
2
C总线中继器
PCA9515
V
CC
PCA9515
SDA0
SDA1
SCL0
SCL1
引体向上
电阻器
EN
SU01323
GND
图2. PCA9515框图
每一个内部缓冲器的输出下拉设定为大约
0.5伏，而每个内部缓冲器的输入阈值被设定约为
0.07 V时，当输出在内部拉低。这
防止发生锁止状态。
I
2
门禁方案
与标准我
2
空调系统，上拉电阻器被要求
提供的缓冲总线上的逻辑高电平的水平。 （标准
在我的集电极开路的配置
2
C总线） 。这些大小
上拉电阻取决于系统，但其中每一个侧面
中继器必须有一个上拉电阻。这部分设计为工作
标准模式和快速模式I
2
除了SMBus的C器件
设备。标准模式我
2
C器件仅指定3毫安输出驱动器，
这限制了终止电流至3mA了一般我
2
空调系统
其中，标准模式器件和多个主是可能的。
在一定条件下更高的终止电流都可以使用。
请参阅应用笔记AN255
“I
2
&的SMBus中继器，集线器
和扩展器“
关于电阻的大小和其他信息
使用一个以上的PCA9515 / PCA9516在一个时的注意事项
系统或与P82B96一起使用PCA9515 / 16 。
功能说明
该PCA9515的BiCMOS集成电路包含两个相同的
缓冲电路这使我
2
C和类似的总线系统是
扩展，而不降低系统性能。
该PCA9515的BiCMOS集成电路包含两个双向，
漏极开路输出缓冲器专门为支持的标准
在我的低水平竞争的仲裁
2
C总线。除了在
仲裁或时钟延长，将PCA9515就像一对
非反相，开漏输出缓冲器，一个用于SDA和一个用于SCL 。
启用
EN引脚为高电平有效带有内部上拉，并允许用户
以选择在中继器处于活动状态。这可以被用来隔离
顽劣从上电到系统后开机
复位。这期间我从来没有改变状态
2
C温度范围，因为
总线操作过程中禁止将挂起总线，使一部分
通过一个总线周期的方式可能会混淆我
2
被启用部分。
使能引脚应该只改变状态时，全局总线和
中继端口都处于空闲状态，以防止系统故障。
2004年6月24日
3
飞利浦半导体
产品数据表
I
2
C总线中继器
PCA9515
应用信息
一个典型的应用示于图3。在该示例中，所述
系统主站上3.3 V I运行
2
C总线，而从机
连接到5 V总线。两条总线频率为100 kHz ，除非从运行
总线分离，然后在主总线可以在400千赫运行。主
设备可以放置总线上。
3.3 V
5V
该PCA9515是5 V容限，因此不需要任何额外的
电路以不同的总线电压之间进行转换。
当PCA9515的一侧被拉低通过在一个设备
I
2
C总线，一个CMOS迟滞型输入检测到下降沿和
使在另一侧的内部驱动器导通，从而使
对方也变低。侧面的驱动为低电平
PCA9515通常是在V
OL
= 0.5 V.
为了说明怎样将在典型的应用中可以看出，指
图4和图5，如果在图3中的总线主机要写入到
从机通过PCA9515 ，我们会看到显示的波形
图4总线0，这看起来像一个正常的我
2
高速传动直到
在8的下降沿
th
时钟脉冲。在这一点上，主发布
的数据线（SDA ），而从机将其拉低电平通过
PCA9515 。由于V
OL
该PCA9515的是通常大约
0.5V，在对SDA的步骤可以看出。在主机有
传送的9
th
时钟脉冲，从器件释放数据线。
SDA
SCL
公共汽车
主
400千赫
SDA0
SCL0
SDA1
SCL1
SDA
SCL
SLAVE
100千赫
PCA9515
EN
BUS0
BUS1
SW00867
图3.典型应用
2 V / DIV
9个时钟脉冲
V
OL
PCA9515的
V
OL
法师
SW00866
图4.总线波形0
2004年6月24日
4
PCA9515
I
2
C总线中继器
牧师09 - 2009年4月23日
产品数据表
1.概述
该PCA9515是的BiCMOS集成电路我打算申请
2
C总线和
SMBus的系统。
同时保留了我的所有的操作模式和功能
2
C总线系统，它允许
扩展的I的
2
C总线通过缓冲两个数据（ SDAn ）和时钟（ SCLN ）线
从而使两辆公交车400 pF左右。
在我
2
400 pF的对C总线电容限制限制了设备和总线长度的个数。
使用PCA9515能使系统设计者以分离总线的两半，从而更
设备或较长的长度可被容纳。它也可以用于运行两个总线， 1
在5V和其他在3.3伏或400千赫至100千赫的总线，其中， 100千赫兹总线是
当需要对其它的400千赫兹操作隔离。
两个或更多个
PCA9515s
不能把串联。
该PCA9515设计不允许
这种配置。因为没有方向销，略有不同的“合法”低电压电平
用于避免在输入和输出之间的锁定条件。 A'常规低“
应用在PCA9515的输入将被传播为“缓冲低”用微
更高的值。当这个“缓冲的低'施加到另一个PCA9515 ， PCA9516A ，或
PCA9518A串联，第二PCA9515 ， PCA9516A ，或PCA9518A将无法识别
它作为一个“常低” ，并且不会传播它作为“缓冲低”一次。该
PCA9510A / 9511A / 9513A / 9514A和PCA9512A不能用于串联在
PCA9515 ， PCA9516A ，或PCA9518A但由于可以使用串联本身
他们使用的移静偏移量来避免锁定条件。
该PCA9515 SCLN / SDAn
i
约200 pF的与正常< 10时pF的V
CC
= 0 V.
较新的PCA9515A应在应用中的功率被固定在可使用
中继器，但有源总线仍然在任一套SCLN / SDAn引脚，以防止该
增加总线负载。此外，该PCA9515A具有2.3 V至更宽的电压范围
3.6伏，并且可以在较低的电源电压的限制的应用程序中使用。
2.特点
I
I
I
I
I
I
I
I
I
2通道，双向缓冲器
I
2
C总线和SMBus兼容
高电平有效中继使能输入
开漏输入/输出
禁售无操作
支持在中继仲裁和时钟延长
可容纳标准模式和快速模式I
2
C总线器件和多个主
已关闭的高阻抗I
2
C总线引脚
3.0 V至3.6 V工作电源电压范围
恩智浦半导体
PCA9515
I
2
C总线中继器
I
5.5 V容限I
2
C总线（ SCLN ， SDAn ）和使能（ EN ）引脚
I
0 Hz至400 kHz的时钟频率
1
I
ESD保护超过每JESD22 - A114 2000 V HBM ， 200 V MM元
JESD22 - A115 ，每JESD22 - C101 1000 V CDM
I
闭锁测试是为了JEDEC标准JESD78超过100毫安
I
封装形式： SO8和TSSOP8 （ MSOP8 ）
3.订购信息
表1中。
订购信息
包
名字
PCA9515D
PCA9515DP
[1]
类型编号
描述
塑料小外形封装; 8线索;
体宽3.9毫米
塑料薄小外形封装; 8线索;
体宽3毫米
VERSION
SOT96-1
SOT505-1
SO8
TSSOP8
[1]
也被称为MSOP8 。
3.1订购选项
表2中。
PCA9515D
PCA9515DP
订购选项
上部MARK
PCA9515
9515
温度范围
T
AMB
=
40 °C
+85
°C
T
AMB
=
40 °C
+85
°C
类型编号
4.框图
V
CC
PCA9515
SDA0
SDA1
SCL0
引体向上
电阻器
EN
002aae620
SCL1
GND
图1 。
PCA9515的框图
每一个内部缓冲器的输出下拉设置为大约0.5V，而所述输入
每一个内部缓冲器的阈值被设定为0.07 V下，当输出是内部
驱动为低电平。这可防止发生锁止状态。
1.
系统的最大工作频率可能是因为由转发器添加的延迟小于400千赫。
NXP B.V. 2009保留所有权利。
PCA9515_9
产品数据表
牧师09 - 2009年4月23日
2 16
恩智浦半导体
PCA9515
I
2
C总线中继器
6.功能描述
该PCA9515的BiCMOS集成电路包含两个相同的缓冲电路中
让我
2
C总线和类似的总线系统，而不会系统的退化扩展
性能。 （参考
图1 “块PCA9515示意图” 。 ）
该PCA9515的BiCMOS集成电路包含两个双向的漏极开路缓冲器
具体来说，旨在支持该标准的低层次竞争的仲裁
I
2
C总线。除了在仲裁或时钟延长，将PCA9515就像一对
非反相，漏极开路缓冲器，一个用于SDA和一个用于SCL 。
6.1启用
EN引脚为高电平有效与内部上拉，并允许用户选择时
中继器是活动的。这可以被用来隔离上电一个顽劣的奴隶，直到
之后的系统上电复位。这期间我从来没有改变状态
2
C总线操作
因为公交车运行过程中禁止将挂起总线，并通过使一部分的方式
一个总线周期可能会混淆我
2
在启用C总线部分。
使能引脚（ EN）应该只改变状态时，全局总线和中继端口
处于空闲状态，以防止系统故障。
6.2 I
2
C总线系统
与标准我
2
C总线系统，上拉电阻须提供逻辑
高水平的缓冲总线上。在我的（标准开路集电极CON组fi guration
2
C总线）。
这些上拉电阻的大小取决于系统，但是中继器的每一侧上
必须有一个上拉电阻。这部分设计为与标准模式的工作和
快速模式I
2
C总线的设备，除了SMBus器件。标准模式下的我
2
C总线设备
只有指定3毫安输出驱动;这限制了终止电流至3mA在一个通用
I
2
C总线系统，其中标准模式器件和多个主是可能的。下
某些情况下，较高的终止电流都可以使用。请参阅应用笔记
AN255 ， “我
2
C / SMBus的转发器，集线器和扩展器“
关于大小的其他信息
使用在一个系统中有多个PCA9515或使用时的电阻及注意事项
PCA9515与P82B96结合。
PCA9515_9
NXP B.V. 2009保留所有权利。
产品数据表
牧师09 - 2009年4月23日
4 16
恩智浦半导体
PCA9515
I
2
C总线中继器
7.应用设计信息
一个典型的应用程序显示在
图4中。
在这个例子中，系统主运行
在3.3 V I
2
C总线同时从器件被连接到一个5伏总线。这两种公交车在100 kHz的运行
除非从总线分离，然后在主总线可以在400千赫运行。主
设备可以放置总线上。
3.3 V
5V
V
CC
SDA
SCL
公共汽车
主
400千赫
SDA0
SCL0
SDA1
SCL1
SDA
SCL
SLAVE
100千赫
PCA9515
EN
总线0
公交车1
002aae621
图4 。
典型用途
该PCA9515是5 V容限，因此不需要任何额外的电路来翻译
不同的总线电压之间。
当PCA9515的一侧被拉低由一个设备上的我
2
C-总线， CMOS
滞后型输入检测下降沿导致内部驱动的其他
侧打开，从而使另一侧也变低。侧面的驱动为低电平
PCA9515通常是在V
OL
= 0.5 V.
为了说明怎样将在典型的应用中可以看出，指
图5
和
图6 。
如果总线主机
图4
是通过PCA9515写入奴隶，我们
将会看到在所示的波形
图5
总线0，这看起来像一个正常的我
2
C总线
传输，直到8的下降沿
th
时钟脉冲。在这一点上，主发布
的数据线（SDA ），而从机将其拉低电平通过PCA9515 。由于V
OL
of
该PCA9515通常约为0.5V，在SDA步骤可以看出。主后
已发送了9
th
时钟脉冲，从器件释放数据线。
在PCA9515的总线1一侧，时钟和数据线将具有正偏移
从地面等于在V
OL
的PCA9515 。 8后
th
时钟脉冲，数据线将
被拉至V
OL
附属装置，这是非常接近地在我们的示例中的。
需要注意的是任何仲裁或时钟总线1拉伸赛事要求，这是很重要的
在V
OL
公交1的设备是70毫伏低于V
OL
该PCA9515 （见V
OL
V
ILC
in
第9章“静态特性” ）
要由PCA9515识别，然后被发送
到总线0 。
PCA9515_9
NXP B.V. 2009保留所有权利。
产品数据表
牧师09 - 2009年4月23日
5 16
QQ：2881677436 复制
