PCA9515A
I
2
C总线中继器
牧师04 - 2008年4月11日
产品数据表
1.概述
该PCA9515A是一款CMOS集成电路中我打算申请
2
C总线和
SMBus的系统。
同时保留了我的所有的操作模式和功能
2
C总线系统，它允许
扩展的I的
2
C总线通过缓冲两个数据（SDA）和时钟（SCL）线，从而
让两辆公交车400 pF左右。
在我
2
400 pF的对C总线电容限制限制了设备和总线长度的个数。
使用PCA9515A能使系统设计者以分离总线的两半，从而
多个设备或者较长的长度可被容纳。它也可以用于运行两个
公共汽车，一个在5伏，而另一个为3.3伏或400千赫至100千赫的总线，其中，所述
当需要对其它的400千赫兹操作100千赫兹总线是分离的。
两个或更多个
PCA9515As
不能把串联。
该PCA9515A设计不
让这种配置。因为没有方向针，稍有不同的“合法”低电压
水平被用来避免在输入和输出之间的锁止条件。 A'常规
低“应用在PCA9515A的输入将被传播为”缓冲低“了
稍微更高的值。当这个“缓冲低”被施加到另一个PCA9515A ，
在系列PCA9516A或PCA9518 / A ，第二PCA9515A ， PCA9516A或PCA9518 / A
不会将其识别为“常规低” ，并且不会传播它作为“缓冲低”一次。
该PCA9510 / A ， PCA9511 / A ， PCA9512 / A ， PCA9513 / A ， PCA9514 / A不能在使用
系列与PCA9515A ， PCA9516A或PCA9518 / A，但是可以使用串联
本身，因为它们使用移位的静态偏移来避免锁止的条件。
每一个内部缓冲器的输出下拉设置为大约0.5V，而所述输入
每一个内部缓冲器的阈值被设定为0.07 V下，当输出是内部
驱动为低电平。这可防止发生锁止状态。
2.特点
I
I
I
I
I
I
I
I
I
I
2通道，双向缓冲器
I
2
C总线和SMBus兼容
高电平有效中继使能输入
开漏输入/输出
禁售无操作
支持在中继仲裁和时钟延长
可容纳标准模式和快速模式I
2
C总线器件和多个主
已关闭的高阻抗I
2
C总线引脚
2.3 V至3.6 V工作电源电压范围
5.5 V容限I
2
C总线和使能引脚
恩智浦半导体
PCA9515A
I
2
C总线中继器
I
0赫兹至400千赫兹的时钟频率（最大系统工作频率可以是
因为通过转发器添加的延迟小于400 kHz）的
I
ESD保护超过每JESD22 - A114 2000 V HBM ， 200 V MM元
JESD22 - A115 ，每JESD22 - C101 1000 V CDM
I
闭锁测试是为了JEDEC标准JESD78超过100毫安
I
封装形式： SO8和TSSOP8 （ MSOP8 ）
3.订购信息
表1中。
订购信息
T
AMB
=
40
°
C至+ 85
°
C.
类型编号
PCA9515AD
PCA9515ADP
顶面
标志
PA9515A
9515A
包
名字
SO8
TSSOP8
[1]
描述
塑料小外形封装; 8线索;体宽3.9毫米
塑料薄小外形封装; 8线索;
体宽3毫米
VERSION
SOT96-1
SOT505-1
[1]
也被称为MSOP8 。
4.功能图
V
CC
PCA9515A
SDA0
SDA1
SCL0
SCL1
引体向上
电阻器
EN
002aad738
GND
图1 。
PCA9515A的功能图
PCA9515A_4
NXP B.V. 2008保留所有权利。
产品数据表
牧师04 - 2008年4月11日
2 18
恩智浦半导体
PCA9515A
I
2
C总线中继器
6.功能描述
请参阅
图1 “ PCA9515A的功能图” 。
该PCA9515A集成电路包含两个相同的缓冲电路，这使
I
2
C总线和类似的总线系统，而不会系统的退化扩展
性能。
该PCA9515A包含两个双向，漏极开路缓冲器具体来说设计
支持我的标准的低层次竞争的仲裁
2
C总线。除了在
仲裁或时钟延长，该PCA9515A就像一对非反相，漏极开路的
缓冲器，一个用于SDA和一个用于SCL 。
6.1启用
EN引脚为高电平有效与内部上拉，并允许用户选择时
中继器是活动的。这可以被用来隔离上电一个顽劣的奴隶，直到
之后的系统上电复位。这期间我从来没有改变状态
2
C总线操作
因为公交车运行过程中禁止将挂起总线，并通过使一部分的方式
一个总线周期可能会混淆我
2
在启用C总线部分。
使能引脚只应改变状态时，全局总线和中继端口是在
空闲状态，以防止系统故障。
6.2 I
2
C总线系统
与标准我
2
C总线系统，上拉电阻须提供逻辑
高水平的缓冲总线（标准集电极开路CON连接了我的guration
2
C总线） 。
这些上拉电阻的大小取决于系统，但是中继器的每一侧上
必须有一个上拉电阻。这部分设计的标准模式工作，
快速模式I
2
C总线的设备，除了SMBus器件。标准模式下的我
2
C总线设备
只有指定3毫安输出驱动;这限制了终止电流至3mA在一个通用
I
2
C总线系统，其中标准模式器件和多个主是可能的。下
一定的条件下更高的终止电流都可以使用。
请参阅应用笔记
AN255 ，我
2
C / SMBus的转发器，集线器和扩展器
为
使用多于一个时，对电阻器的大小和预防措施的其他信息
PCA9515A / PCA9516A在一个系统或使用PCA9515A / PCA9516A结合
与P82B96 。
PCA9515A_4
NXP B.V. 2008保留所有权利。
产品数据表
牧师04 - 2008年4月11日
4 18
恩智浦半导体
PCA9515A
I
2
C总线中继器
7.应用设计信息
一个典型的应用程序显示在
图4中。
在这个例子中，系统主运行
在3.3 V I
2
C总线同时从器件被连接到一个5伏总线。这两种公交车在100 kHz的运行
除非从总线分离，然后在主总线可以在400千赫运行。主
设备可以放置总线上。
3.3 V
5V
10 k
10 k
10 k
10 k
V
CC
SDA
SCL
公共汽车
主
400千赫
SDA0
SCL0
SDA1
SCL1
SDA
SCL
SLAVE
100千赫
PCA9515A
EN
总线0
公交车1
002aad739
图4 。
典型用途
该PCA9515A是可承受5V电压，所以它不需要任何额外的电路来翻译
不同的总线电压之间。
当PCA9515A的一侧被拉低由一个设备上的我
2
C-总线， CMOS
滞后型输入检测下降沿使内部驱动上的其他
侧打开，从而使另一侧也变低。侧面的驱动为低电平
PCA9515A通常是在V
OL
= 0.5 V.
为了说明怎样将在典型的应用中可以看出，指
图5
和
图6 。
如果总线主机
图4
是通过PCA9515A写信给奴隶，
我们将看到在所示的波形
图5
总线0，这看起来像一个正常的我
2
C总线
传输，直到8的下降沿
th
时钟脉冲。在这一点上，主发布
的数据线（SDA ），而从机将其拉低电平通过PCA9515A 。由于V
OL
该PCA9515A的通常圆形0.5V，在对SDA的步骤可以看出。主后
已发送了9
th
时钟脉冲，从器件释放数据线。
在PCA9515A的总线1一侧，时钟和数据线将具有正偏移
从地面等于在V
OL
的PCA9515A 。 8后
th
时钟脉冲数据线将
被拉至V
OL
附属装置，这是非常接近地在本实施例中的。这是
重要的是要注意，任何仲裁或时钟总线1拉伸活动要求的
V
OL
该PCA9515A （见V
OL
V
ILC
in
第9章“静态特性” ）
要识别
由PCA9515A然后被发送到总线0 。
PCA9515A_4
NXP B.V. 2008保留所有权利。
产品数据表
牧师04 - 2008年4月11日
5 18
PCA9515A
I
2
C总线中继器
启5 - 2012年3月23日
产品数据表
1.概述
该PCA9515A是一款CMOS集成电路中我打算申请
2
C总线和
SMBus的系统。
同时保留了我的所有的操作模式和功能
2
C总线系统，它允许
扩展的I的
2
C总线通过缓冲两个数据（SDA）和时钟（SCL）线，从而
让两辆公交车400 pF左右。
在我
2
400 pF的对C总线电容限制限制了设备和总线长度的个数。
使用PCA9515A能使系统设计者以分离总线的两半，从而
多个设备或者较长的长度可被容纳。它也可以用于运行两个
公共汽车，一个在5伏，而另一个为3.3伏或400千赫至100千赫的总线，其中，所述
当需要对其它的400千赫兹操作100千赫兹总线是分离的。
两个或更多个PCA9515As不能放在串联。
该PCA9515A设计不
允许该结构。因为没有方向针，稍有不同的“合法”低电压
水平被用来避免在输入和输出之间的锁止条件。 A'常规
低“应用在PCA9515A的输入将被传播为”缓冲低“了
稍微更高的值。当这个“缓冲低”被施加到另一个PCA9515A ，
在系列PCA9516A或PCA9518 / A ，第二PCA9515A ， PCA9516A或PCA9518 / A
不会将其识别为“常规低” ，并且不会传播它作为“缓冲低”一次。
该PCA9510 / A ， PCA9511 / A ， PCA9512 / A ， PCA9513 / A ， PCA9514 / A不能在使用
系列与PCA9515A ， PCA9516A或PCA9518 / A，但是可以使用串联
本身，因为它们使用移位的静态偏移来避免锁止的条件。
每一个内部缓冲器的输出下拉设置为大约0.5V，而所述输入
每一个内部缓冲器的阈值被设定为0.07 V下，当输出是内部
驱动为低电平。这可防止发生锁止状态。
2.特点和好处科幻TS
2通道，双向缓冲器
I
2
C总线和SMBus兼容
高电平有效中继使能输入
开漏输入/输出
禁售无操作
支持在中继仲裁和时钟延长
可容纳标准模式和快速模式I
2
C总线器件和多个主
已关闭的高阻抗I
2
C总线引脚
2.3 V至3.6 V工作电源电压范围
5.5 V容限I
2
C总线和使能引脚
恩智浦半导体
PCA9515A
I
2
C总线中继器
0赫兹至400千赫兹的时钟频率（最大系统工作频率可以是
因为通过转发器添加的延迟小于400 kHz）的
ESD保护超过每JESD22 - A114 2000 V HBM和每1000 V CDM
JESD22-C101
闭锁测试是为了JEDEC标准JESD78超过100毫安
封装形式： SO8 ， TSSOP8 （ MSOP8 ） ， HWSON8
3.订购信息
表1中。
订购信息
T
AMB
=
40
C至+ 85
C.
类型编号
PCA9515AD
PCA9515ADP
PCA9515ATP
顶面
标志
PA9515A
9515A
15A
包
名字
SO8
TSSOP8
[1]
HWSON8
描述
塑料小外形封装; 8线索;体宽3.9毫米
塑料薄小外形封装; 8线索;
体宽3毫米
塑料的热增强型非常非常薄小外形封装;
没有线索; 8终端;体2
3
0.8 mm
VERSION
SOT96-1
SOT505-1
SOT1069-2
[1]
也被称为MSOP8 。
4.功能图
V
CC
PCA9515A
SDA0
SDA1
SCL0
SCL1
引体向上
电阻器
EN
002aad738
GND
图1 。
PCA9515A的功能图
PCA9515A
本文档中提供的所有信息受法律免责声明。
NXP B.V. 2012保留所有权利。
产品数据表
启5 - 2012年3月23日
2 20
恩智浦半导体
PCA9515A
I
2
C总线中继器
5.管脚信息
5.1钢钉
北卡罗来纳州
SCL0
SDA0
GND
1
2
8
7
V
CC
SCL1
SDA1
EN
北卡罗来纳州
SCL0
SDA0
GND
1
2
3
4
002aad737
8
7
V
CC
SCL1
SDA1
EN
PCA9515AD
3
4
002aad736
6
5
PCA9515ADP
6
5
图2 。
引脚CON组fi guration的SO8
图3 。
引脚CON组fi guration为TSSOP8
(MSOP8)
1号航站楼
索引区
SDA0
GND
EN
SDA1
1
2
3
4
PCA9515ATP
8
7
6
5
SCL0
北卡罗来纳州
V
CC
SCL1
002aag783
透明的顶视图
图4 。
对于HWSON8引脚配置
5.2引脚说明
表2中。
符号
北卡罗来纳州
SCL0
SDA0
GND
EN
SDA1
SCL1
V
CC
[1]
引脚说明
针
SO8 ， TSSOP8
1
2
3
4
5
6
7
8
HWSON8
7
8
1
2
[1]
3
4
5
6
没有连接
串行时钟总线0 ;漏极开路5 V容限I / O
串行数据总线0;漏极开路5 V容限I / O
电源接地（ 0 V ）
高电平有效中继使能输入
（内部上拉100 k ）
串行数据总线1;漏极开路5 V容限I / O
串行时钟总线1 ;漏极开路5 V容限I / O
电源电压
描述
HWSON8封装芯片电源地连接到两个GND引脚和裸露焊盘中心。 GND引脚
必须连接到电源地进行适当的设备操作。为了改善散热，电气和
板级性能，裸露焊盘必须焊接到使用相应的董事会
在黑板上，并通过董事会适当的头部传导散热垫，散热孔需
在印刷电路板中的热焊盘区域并入。
PCA9515A
本文档中提供的所有信息受法律免责声明。
NXP B.V. 2012保留所有权利。
产品数据表
启5 - 2012年3月23日
3 20
恩智浦半导体
PCA9515A
I
2
C总线中继器
6.功能描述
请参阅
图1 “ PCA9515A的功能图” 。
该PCA9515A集成电路包含两个相同的缓冲电路，这使
I
2
C总线和类似的总线系统，而不会系统的退化扩展
性能。
该PCA9515A包含两个双向，漏极开路缓冲器专门设计
支持我的标准的低层次竞争的仲裁
2
C总线。除了在
仲裁或时钟延长，该PCA9515A就像一对非反相，漏极开路的
缓冲器，一个用于SDA和一个用于SCL 。
6.1启用
EN引脚为高电平有效与内部上拉，并允许用户选择时
中继器是活动的。这可以被用来隔离上电一个顽劣的奴隶，直到
之后的系统上电复位。这期间我从来没有改变状态
2
C总线操作
因为公交车运行过程中禁止将挂起总线，并通过使一部分的方式
一个总线周期可能会混淆我
2
在启用C总线部分。
使能引脚只应改变状态时，全局总线和中继端口是在
空闲状态，以防止系统故障。
6.2 I
2
C总线系统
与标准我
2
C总线系统，上拉电阻须提供逻辑
高水平的缓冲总线（标准集电极开路CON连接了我的guration
2
C总线） 。
这些上拉电阻的大小取决于系统，但是中继器的每一侧上
必须有一个上拉电阻。这部分设计的标准模式工作，
快速模式I
2
C总线的设备，除了SMBus器件。标准模式下的我
2
C总线
设备只指定3毫安输出驱动;这限制了终止电流至3mA的
通用I
2
C总线系统，其中标准模式器件和多个主是可能的。
在一定条件下更高的终止电流都可以使用。
请参阅应用笔记
AN255 ，我
2
C / SMBus的转发器，集线器和扩展器
为
使用多于一个时，对电阻器的大小和预防措施的其他信息
PCA9515A / PCA9516A在一个系统或使用PCA9515A / PCA9516A结合
与P82B96 。
PCA9515A
本文档中提供的所有信息受法律免责声明。
NXP B.V. 2012保留所有权利。
产品数据表
启5 - 2012年3月23日
4 20
恩智浦半导体
PCA9515A
I
2
C总线中继器
7.应用设计信息
一个典型的应用程序显示在
图5中。
在这个例子中，系统主运行
在3.3 V I
2
C总线同时从器件被连接到一个5伏总线。这两种公交车在100 kHz的运行
除非从总线分离，然后在主总线可以在400千赫运行。主
设备可以放置总线上。
3.3 V
5V
10 kΩ
10 kΩ
10 kΩ
10 kΩ
V
CC
SDA
SCL
公共汽车
主
400千赫
SDA0
SCL0
SDA1
SCL1
SDA
SCL
SLAVE
100千赫
PCA9515A
EN
总线0
公交车1
002aad739
图5 。
典型用途
该PCA9515A是可承受5V电压，所以它不需要任何额外的电路来翻译
不同的总线电压之间。
当PCA9515A的一侧被拉低由一个设备上的我
2
C-总线， CMOS
滞后型输入检测下降沿使内部驱动上的其他
侧打开，从而使另一侧也变低。侧面的驱动为低电平
PCA9515A通常是在V
OL
= 0.5 V.
为了说明怎样将在典型的应用中可以看出，指
图6
和
图7 。
如果总线主机
图5
是通过PCA9515A写信给奴隶，
我们将看到在所示的波形
图6
总线0，这看起来像一个正常的我
2
C总线
传输直到第八个时钟脉冲的下降沿。在这一点上，主
释放数据线（SDA ），而从机将其拉低电平通过PCA9515A 。
由于V
OL
该PCA9515A的通常圆形0.5V，在对SDA的步骤可以看出。
在主机发送了第九个时钟脉冲，从器件释放数据线。
在PCA9515A的总线1一侧，时钟和数据线将具有正偏移
从地面等于在V
OL
的PCA9515A 。在第八个时钟脉冲后的数据线
将被拉至V
OL
附属装置，这是非常接近地在本实施例中的。
需要注意的是任何仲裁或时钟总线1拉伸赛事要求，这是很重要的
在V
OL
该PCA9515A （见V
OL
V
ILC
in
第9章“静态特性” ）
要
由PCA9515A识别，然后被发送到总线0 。
PCA9515A
本文档中提供的所有信息受法律免责声明。
NXP B.V. 2012保留所有权利。
产品数据表
启5 - 2012年3月23日
5 20
QQ：2881677436 复制
