PCA9509
电平转换我
2
C总线/ SMBus的中继
牧师01 - 2006年6月27日
产品数据表
1.概述
该PCA9509是一个级别的翻译我
2
C总线/ SMBus的转发器，使处理器的低
电压的2线串行总线标准I接口
2
C总线或SMBus I / O 。同时保留
所有的操作模式和I的特征
2
在电平移位C总线系统，它也
允许扩展的I
2
C总线由两个数据提供双向缓冲
（SDA）和时钟（SCL）线，从而使我
2
C总线或SMBus最大
400 pF左右的高电压侧的电容量。 SDA和SCL引脚过压保护
宽容是高阻抗时， PCA9509是无动力。
总线端口B的驱动程序符合SMBus I / O的水平，而A口采用电流
感测机构来检测其防止总线锁定的输入或输出低电平信号。
端口A采用了一枚1 mA电流源上拉和200
下拉驱动器。这导致
在端口A容纳更小的电压波动低电平。上的输出下拉
港口内部缓冲区LOW设置为大约0.2 V ，而在输入阈值
内部缓冲器被设置大约50 mV的比输出电压低的低。当
端口AI / O内部驱动为低电平时，低不被输入识别为低。这
防止发生锁止状态。端口B的输出下拉驱动
硬LOW和输入电平被设定为SMBus或I的0.3
2
C总线电压电平
使B口连接到任何其他的我
2
C总线设备或缓冲区。
未启用，除非V的PCA9509驱动程序
CC （ A）
高于0.8 V和V
CC （ B）
以上是
2.5 V.使能（ EN ）引脚还可以用来打开驱动器上关闭系统下
控制权。应注意观察，只改变EN引脚的状态公共汽车时
是空闲的。
2.特点
I
I
I
I
I
I
I
I
I
I
双向缓冲隔离电容，并允许400 pF的设备的端口B
从端口的电压电平转换（ 1 V到V
CC （ B）
1.0 V）到端口B（ 3.0 V至5.5 V ）
要求在较低的电压A口无需外接上拉电阻
高电平有效中继使能输入
漏极开路输入/输出
禁售无操作
支持在中继仲裁和时钟延长
可容纳标准模式和快速模式I
2
C总线器件和多个主
已关闭的高阻抗I
2
C总线引脚
1.0 V到V工作电源电压范围
CC （ B）
1.0 V端口A， 3.0 V至5.5 V的
端口B
I
5 V容限端口B的SCL ， SDA和使能引脚
飞利浦半导体
PCA9509
电平转换我
2
C总线/ SMBus的中继
I
0 Hz至400 kHz的时钟频率
备注：
系统的最大工作频率可以小于400 kHz的
因为中继器添加的延迟。
I
ESD保护超过每JESD22 - A114 2000 V HBM ， 200 V MM元
JESD22 - A115 ，每JESD22 - C101 1000 V CDM
I
闭锁测试是为了JEDEC标准JESD78超过100毫安
I
封装可供选择： TSSOP8 ， SO8
3.订购信息
表1中。
订购信息
顶面
标志
9509
PCA9509
包
名字
TSSOP8
SO8
描述
塑料薄小外形封装;
8线索;体宽3毫米
塑料小外形封装; 8线索;
体宽3.9毫米
VERSION
SOT505-1
SOT96-1
类型编号
PCA9509DP
PCA9509D
4.功能图
V
CC （ A）
V
CC （ B）
PCA9509
V
CC （ A）
1毫安
A1
V
CC （ A）
1毫安
B1
A2
B2
EN
002aac125
GND
看图PCA9509 1.功能图
PCA9509_1
皇家飞利浦电子有限公司2006年版权所有。
产品数据表
牧师01 - 2006年6月27日
2 16
飞利浦半导体
PCA9509
电平转换我
2
C总线/ SMBus的中继
5.管脚信息
5.1钢钉
V
CC （ A）
A1
A2
GND
1
2
3
4
002aac126
8
7
V
CC （ B）
B1
B2
EN
V
CC （ A）
A1
A2
GND
1
2
8
7
V
CC （ B）
B1
B2
EN
PCA9509DP
PCA9509D
3
4
002aac127
6
5
6
5
图2.引脚CON组fi guration为TSSOP8
图3.引脚CON组fi guration的SO8
5.2引脚说明
表2中。
符号
V
CC （ A）
A1
[1]
A2
[1]
GND
EN
B2
[1]
B1
[1]
V
CC （ B）
[1]
引脚说明
针
1
2
3
4
5
6
7
8
描述
端口供电
端口（低压侧）
端口A
接地（ 0 V ）
使能输入（高电平有效）
端口B（的SMBus / I
2
C总线侧）
端口B
B端口供电
A口和B口可以用于任何SCL和SDA 。
6.功能描述
请参阅
图1 “ PCA9509的功能图” 。
该PCA9509让我
2
C总线或SMBus转换下降到V
CC （ A）
低至1.0V的
而不降低系统性能。该PCA9509包含2个双向
开漏缓冲器具体来说，可支持多达翻译/向下转换
低电压和3.3 V的SMBus或5 V I之间
2
C总线。端口B的I / O都
过压容限为5.5 V，即使是无源设备。
该PCA9509包括一个上电电路，保持所述输出驱动器关闭直到
V
CC （ B）
高于2.5 V和V
CC （ A）
高于0.8 V. V
CC （ B）
和V
CC （ A）
可以在施加
任何序列在加电时。上电后，并与EN引脚为高电平，低电平
端口（约低于0.15 V）开启相应的端口B的驱动程序（无论是SDA或
SCL）上，并带动B口下降到约0V。当A口上方约上升
0.15伏，端口B下拉驱动器被关闭并且外部上拉电阻拉
引脚为高电平。当B口瀑布连接的RST和低于0.3V
CC （ B）
，端口驱动程序已开启
和A口拉低到0.2 V（典型值） 。未启用端口B上拉下来的，除非
端口电压低于V
ILC
。如果端口的低电压低于V
ILC
，端口B
PCA9509_1
皇家飞利浦电子有限公司2006年版权所有。
产品数据表
牧师01 - 2006年6月27日
3 16
飞利浦半导体
PCA9509
电平转换我
2
C总线/ SMBus的中继
下拉驱动程序已启用，直到A口上方约0.15 V上升（V
ILC
） ，然后
B端口，如果没有外部驱动为低电平，将继续上涨而把车停在外部
上拉电阻。
备注：
该PCA9509地面和设备的地面之间的接地偏移
必须避免PCA9509的端口。
这样做的原因警示句话是， CMOS / NMOS开漏能力
灌电流为3 mA 0.4 V将有133的输出电阻
或更小（ R = E / I） 。
这样的驱动程序将分享足够的电流与端口PCA9509的输出下拉
只要在地面偏移是零被视为一个低电压。如果接地偏移量大
比0 V ，则驱动程序性一定要少。因为V
ILC
可以是低至90毫伏处
冷的温度和电流分布的低端，最大地偏移
不应超过50毫伏。
使用的输出失调总线中继器之间是不能互通与的端口A
PCA9509作为其输出低电平将不被PCA9509为低电平被识别。如果
该PCA9509被放置在一个应用程序，在V
IL
A口的PCA9509不中
下面去了V
ILC
它会拉B口低时，最初端口A的输入转变为低，但
B端口将返回高，所以它不会重现端口端口B这样的输入
应该避免的应用程序。
端口B是可互操作的所有I
2
C总线的奴隶，主人和中继器。
6.1启用
EN引脚为高有效，并允许用户选择在中继器处于活动状态。这
可用于分离上电时一个非常表现从属直到后系统上电
复位。这期间我从来没有改变状态
2
C总线的操作，因为在禁用
总线操作将通过一个总线周期挂起总线，使部分可能的方式
迷惑我
2
在启用C总线部分。
使能引脚应该只改变状态时，总线和中继端口处于空闲
状态，以防止系统故障。
6.2 I
2
C总线系统
与标准我
2
C总线系统，上拉电阻须提供逻辑
高水平的缓冲总线（标准集电极开路CON连接了我的guration
2
C总线） 。
这些上拉电阻的大小取决于系统。每端口的I / O的有
内部上拉电流源，并且不需要外部上拉电阻。端口B是
设计有标准模式和快速模式我的工作
2
除了C总线设备
SMBus器件。标准模式下的我
2
C总线的设备只能指定3毫安输出驱动器;这
限制了终止电流至3mA了一般我
2
C总线系统，其中标准模式
设备和多个主是可能的。在一定条件下更高的终止
电流都可以使用。
PCA9509_1
皇家飞利浦电子有限公司2006年版权所有。
产品数据表
牧师01 - 2006年6月27日
4 16
飞利浦半导体
PCA9509
电平转换我
2
C总线/ SMBus的中继
7.应用设计信息
一个典型的应用程序显示在
图4中。
在本实施例中，CPU是在1.1 V下运行
I
2
C总线，而主站连接到一个3.3 V总线。两条总线频率为400 kHz运行。主
设备可以放置总线上。
1.1 V
3.3 V
10 k
10 k
V
CC （ A）
SDA
SCL
1.1 V
主
中央处理器
10 k
V
CC （ B）
B1
B2
SDA
SCL
SLAVE
400千赫
A1
A2
PCA9509
EN
总线
BUS B
002aac128
图4.典型应用
当PCA9509的B口拉低司机的我
2
C-总线， CMOS
滞后检测下降沿时，它低于0.3V
CC （ B）
并且使得内部
端口驱动程序打开，造成端口A向下拉至0.2 V.当端口A
PCA9509下降，网络首先比较器检测到下降沿使内部驱动器
B口的开启和拉动端口B引脚下拉到地。为了说明什么
将在典型的应用中可以看出，指
图5
和
图6 。
如果总线主机
图4
被写入通过PCA9509奴隶，波形如图
图5
B总线上会被观察到。这看起来像一个正常的我
2
C总线传输。
在PCA9509的A总线侧，所述时钟和数据线将具有正偏移
从地面等于在V
OL
的PCA9509 。 8后
th
时钟脉冲，数据线将
被拉至V
OL
主设备，这是非常接近地在本实施例中的。在
的结束应答，只有电平上升到低电平通过在驱动程序中设置
PCA9509为短延迟而B总线侧上升到高于0.5V
CC （ B）
的话，就继续
HIGH 。需要注意的是任何仲裁或时钟伸展活动需要的是很重要的
在A母线侧的PCA9509的输入低电平（V
IL
）低于V
ILC
要
由PCA9509识别，然后被发送到B总线一侧。
9个时钟脉冲
应答
SCL
SDA
002aab644
图5.总线B的SMBus / I
2
C总线波形
PCA9509_1
皇家飞利浦电子有限公司2006年版权所有。
产品数据表
牧师01 - 2006年6月27日
5 16
PCA9509
电平转换我
2
C总线/ SMBus的中继
牧师05 - 2009年7月10日
产品数据表
1.概述
该PCA9509是一个级别的翻译我
2
C总线/ SMBus的转发器，使处理器的低
电压的2线串行总线标准I接口
2
C总线或SMBus I / O 。同时保留
所有的操作模式和I的特征
2
在电平移位C总线系统，它也
允许扩展的I
2
C总线由两个数据提供双向缓冲
（SDA）和时钟（SCL）线，从而使我
2
C总线或SMBus最大
400 pF左右的高电压侧的电容量。端口A允许的电压范围
为1.0V （低至0.95 V在特殊情况下）到V
CC （ B）
1.0 V和无需外部上拉
电阻器由于内部电流源。端口B允许的电压范围为3.0 V至
5.5 V和过压容限。这两个端口A和端口B的SDA和SCL引脚
高阻抗时， PCA9509是无动力。
总线端口B的驱动程序符合SMBus I / O的水平，而A口采用电流
感测机构来检测其防止总线锁定的输入或输出低电平信号。
端口A采用了一枚1 mA电流源上拉和200
下拉驱动器。这导致
在端口A容纳更小的电压波动低电平。上的输出下拉
港口内部缓冲区LOW设置为大约0.2 V ，而在输入阈值
内部缓冲器被设置大约50 mV的比输出电压低的低。当
端口AI / O内部驱动为低电平时，低不被输入识别为低。这
防止发生锁止状态。端口B的输出下拉驱动
硬LOW和输入电平被设定为SMBus或I的0.3
2
C总线电压电平
使B口连接到任何其他的我
2
C总线设备或缓冲区。
未启用，除非V的PCA9509驱动程序
CC （ A）
高于0.8 V和V
CC （ B）
以上是
2.5 V.使能（ EN ）引脚还可以用来打开驱动器上关闭系统下
控制权。应注意观察，只改变EN引脚的状态公共汽车时
是空闲的。
2.特点
I
双向缓冲隔离电容，并允许400 pF的设备的端口B
I
从端口的电压电平转换（ 1 V [ 0.95在特殊情况下V]到V
CC （ B）
1.0 V）至
端口B（ 3.0 V至5.5 V ）
I
要求在较低的电压A口无需外接上拉电阻
I
高电平有效中继使能输入
I
漏极开路输入/输出
I
禁售无操作
I
支持在中继仲裁和时钟延长
I
可容纳标准模式和快速模式I
2
C总线器件和多个主
I
已关闭的高阻抗I
2
C总线引脚
恩智浦半导体
PCA9509
电平转换我
2
C总线/ SMBus的中继
I
1.0 V（ 0.95在特殊情况下V）到V工作电源电压范围
CC （ B）
1.0 V的
一个端口， 3.0 V至5.5 V B口上
I
5 V容限端口B的SCL ， SDA和使能引脚
I
0 Hz至400 kHz的时钟频率
备注：
系统的最大工作频率可以小于400 kHz的
因为中继器添加的延迟。
I
ESD保护超过每JESD22 - A114 2000 V HBM ， 200 V MM元
JESD22 - A115 ，每JESD22 - C101 1000 V CDM
I
闭锁测试是为了JEDEC标准JESD78超过100毫安
I
封装可供选择： TSSOP8 ， SO8 ， XQFN8
3.订购信息
表1中。
订购信息
包
名字
SO8
TSSOP8
XQFN8
描述
塑料小外形封装; 8线索;
体宽3.9毫米
塑料薄小外形封装;
8线索;体宽3毫米
塑料极薄四在佛罗里达州包;
没有线索; 8终端;
机身1.6
×
1.6
×
0.5 mm
VERSION
SOT96-1
SOT505-1
SOT902-1
型号顶边
标志
PCA9509D
PCA9509DP
PCA9509GM
PCA9509
9509
P9X
[1]
[1]
“X”会改变的基础上的日期代码。
4.功能图
V
CC （ A）
V
CC （ B）
PCA9509
V
CC （ A）
1毫安
A1
V
CC （ A）
1毫安
B1
A2
B2
EN
002aac125
GND
图1 。
PCA9509的功能图
PCA9509_5
NXP B.V. 2009保留所有权利。
产品数据表
牧师05 - 2009年7月10日
2 19
恩智浦半导体
PCA9509
电平转换我
2
C总线/ SMBus的中继
6.功能描述
请参阅
图1 “ PCA9509的功能图” 。
该PCA9509让我
2
C总线或SMBus转换下降到V
CC （ A）
低至1.0V的（如
低至0.95 V在特殊情况下），而不降低系统性能。该
PCA9509包含2个双向的漏极开路缓冲器具体来说设计支持
向上平移/低电压和3.3 V的SMBus或5 VI之间的向下转换
2
C总线。
端口BI / O是过压容限为5.5 V，即使是无源设备。
该PCA9509包括一个上电电路，保持所述输出驱动器关闭直到
V
CC （ B）
高于2.5 V和V
CC （ A）
高于0.8 V. V
CC （ B）
和V
CC （ A）
可以在施加
任何序列在加电时。上电后，并与EN引脚为高电平，低电平
端口（约低于0.15 V）开启相应的端口B的驱动程序（无论是SDA或
SCL）上，并带动B口下降到约0V。当A口上方约上升
0.15伏，端口B下拉驱动器被关闭并且外部上拉电阻拉
引脚为高电平。当B口瀑布连接的RST和低于0.3V
CC （ B）
，端口驱动程序已开启
和A口拉低到0.2 V（典型值） 。未启用端口B上拉下来的，除非
端口电压低于V
ILC
。如果端口的低电压低于V
ILC
，端口B
下拉驱动程序已启用，直到A口上方约0.15 V上升（V
ILC
） ，然后
B端口，如果没有外部驱动为低电平，将继续上涨而把车停在外部
上拉电阻。
备注：
该PCA9509地面和设备的地面之间的接地偏移
必须避免PCA9509的端口。
这样做的原因警示句话是， CMOS / NMOS开漏能力
灌电流为3 mA 0.4 V将有133的输出电阻
或更小（ R = E / I） 。
这样的驱动程序将分享足够的电流与端口PCA9509的输出下拉
只要在地面偏移是零被视为一个低电压。如果接地偏移量大
比0 V ，则驱动程序性一定要少。因为V
ILC
可以是低至90毫伏处
冷的温度和电流分布的低端，最大地偏移
不应超过50毫伏。
使用的输出失调总线中继器之间是不能互通与的端口A
PCA9509作为其输出低电平将不被PCA9509为低电平被识别。如果
该PCA9509被放置在一个应用程序，在V
IL
A口的PCA9509不中
下面去了V
ILC
它会拉B口低时，最初端口A的输入转变为低，但
B端口将返回高，所以它不会重现端口端口B这样的输入
应该避免的应用程序。
端口B是可互操作的所有I
2
C总线的奴隶，主人和中继器。
6.1启用
EN引脚为高有效，并允许用户选择在中继器处于活动状态。这
可用于分离上电时一个非常表现从属直到后系统上电
复位。这期间我从来没有改变状态
2
C总线的操作，因为在禁用
总线操作将通过一个总线周期挂起总线，使部分可能的方式
迷惑我
2
在启用C总线部分。
使能引脚应该只改变状态时，总线和中继端口处于空闲
状态，以防止系统故障。
PCA9509_5
NXP B.V. 2009保留所有权利。
产品数据表
牧师05 - 2009年7月10日
4 19
恩智浦半导体
PCA9509
电平转换我
2
C总线/ SMBus的中继
6.2 I
2
C总线系统
与标准我
2
C总线系统，上拉电阻须提供逻辑
高水平的缓冲总线（标准集电极开路CON连接了我的guration
2
C总线） 。
这些上拉电阻的大小取决于系统。每端口的I / O的有
内部上拉电流源，并且不需要外部上拉电阻。端口B是
设计有标准模式和快速模式我的工作
2
除了C总线设备
SMBus器件。标准模式下的我
2
C总线的设备只能指定3毫安输出驱动器;这
限制了终止电流至3mA了一般我
2
C总线系统，其中标准模式
设备和多个主是可能的。在一定条件下更高的终止
电流都可以使用。
7.应用设计信息
一个典型的应用程序显示在
图5中。
在本实施例中，CPU是在1.1 V下运行
I
2
C总线，而主站连接到一个3.3 V总线。两条总线频率为400 kHz运行。主
设备可以放置总线上。
1.1 V
3.3 V
10 k
10 k
V
CC （ A）
SDA
SCL
1.1 V
主
中央处理器
10 k
V
CC （ B）
B1
B2
SDA
SCL
SLAVE
400千赫
A1
A2
PCA9509
EN
总线
BUS B
002aac128
图5 。
典型用途
当PCA9509的B口拉低司机的我
2
C-总线， CMOS
滞后检测下降沿时，它低于0.3V
CC （ B）
并且使得内部
端口驱动程序打开，造成端口A向下拉至0.2 V.当端口A
PCA9509下降，网络首先比较器检测到下降沿使内部驱动器
B口的开启和拉动端口B引脚下拉到地。为了说明什么
将在典型的应用中可以看出，指
图6
和
图7 。
如果总线主机
图5
被写入通过PCA9509奴隶，波形如图
图6
B总线上会被观察到。这看起来像一个正常的我
2
C总线传输。
在PCA9509的A总线侧，所述时钟和数据线将具有正偏移
从地面等于在V
OL
的PCA9509 。 8后
th
时钟脉冲，数据线将
被拉至V
OL
主设备，这是非常接近地在本实施例中的。在
的结束应答，只有电平上升到低电平通过在驱动程序中设置
PCA9509为短延迟而B总线侧上升到高于0.5V
CC （ B）
的话，就继续
HIGH 。需要注意的是任何仲裁或时钟伸展活动需要的是很重要的
在A母线侧的PCA9509的输入低电平（V
IL
）低于V
ILC
要
由PCA9509识别，然后被发送到B总线一侧。
PCA9509_5
NXP B.V. 2009保留所有权利。
产品数据表
牧师05 - 2009年7月10日
5 19
QQ：2880707522 复制
