PC87415 PCI - IDE DMA主控模式接口控制器
初步
1996年3月
PC87415
PCI - IDE DMA主控模式接口控制器
1 0概述
增强型的PCI -IDE接口是一种单芯片控制器
封装在一个100引脚PQFP它提供了2个IDE通道
接口多达4个IDE驱动器或2个IDE驱动器和CD -ROM
PCI本地总线的增强DMA控制器直接
片上通过提供充分提高了系统性能
分散收集IDE设备和系之间的数据传输
无需CPU干预的统内存四级两者
写张贴和每通道读取预取使
主机CPU与IDE周期同时运行可编
BLE计时功能，可提供定时的最大的灵活性纸张
每个驱动器rameters用于优化每个数据传送速率
推动这两个PC兼容的寻址和PCI兼容
寻址是通过重新映射的基础寻址支持
ES的功率控制功能使电源关闭的
IDE排线
该增强型的PCI - IDE接口连接到PCI总线
几乎是'无胶' ，只有一个附加的TTL数据
缓冲区（可选）这种高集成度解决方案减少
元件数量简化了电路板设计，降低了成本，
提高可靠性
增强型的PCI -IDE支持使用更快的ATA设备
PIO模式1 2 3和4 ，以及DMA模式0 1 2
它配备了全套软件驱动的DOS 5 0-
6× 3的Windows的X Windows 95的Windows NT
TM
OS 2
2× Novell公司的NetWare
TM
3 1个， 4个和SCO UNIX 3×
TRI- STATE是美国国家半导体公司的注册商标。
看门狗
TM
是美国国家半导体公司的商标。
Novell是Novell公司的注册商标。
NetWare的
TM
是Novell公司的注册商标
UNIX是AT＆T贝尔实验室的注册商标。
Windows和Windows 95的是微软公司的注册商标
Windows NT的
TM
是微软公司的注册商标
2 0功能
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
PCI总线接口最多4个IDE设备
全奇偶校验错误33 MHz的32位PCI总线的数据路径
报告
16 7兆字节每秒最大IDE传输速率
支持2个IDE通道（每信2个IDE设备
NEL ）
主要或次要IDE解决（ 1F0x 170X ）
PC兼容模式
重新填图基址寄存器的完整的PCI合规
并发通道操作（ PIO DMA模式）
每通道4双字写入FIFO
4双字读取每个通道的预读FIFO
增强的DMA模式，分散聚集能力
ANSI ATA模式0到4的支持PIO （内部
DMA未选中）
IORDY握手的PIO
ANSI ATA模式0到2多字DMA支持
（内部DMA选择）
可单独编程指令和恢复时序
荷兰国际集团的读取和每通道驱动器的写入的COM
命令控制和数据
独立的可编程的数据扇区大小为预读
每通道读取
PC兼容中断IRQ14和IRQ15路由
硬件和软件的芯片启用禁用
对于IDE驱动器可选电源控制
完全静态逻辑设计
100引脚PQFP封装
TL F 12497 - 1
图1在基于PCI系统的PC87415
C
1996年美国国家半导体公司
TL F 12497
RRD - B30M46印制在U S A
HTTP
WWW国家COM
4 0引脚说明
4 1 PCI接口
名字
公元31 0
TYPE
I O
描述
复用的地址和数据
这些引脚的方向定义如下
相
地址相
数据阶段
- 读取
-write
C是3 0
PAR
FRAME
TRDY
IRDY
停止
DEVSEL
IDSEL
PERR
SERR
I
I O
I 0
I O
I O
O
I O
I
I O
O
目标
输入
产量
输入
总线主控
产量
输入
产量
命令字节使能
复用总线命令和字节使能
奇偶
横跨公元31 0和C偶校验为3 0 PAR被输入时， AD 31 0是输入它是一个
输出时的AD 31 0是输出
周期框架
由启动驱动以指示接入的开始和持续时间
目标就绪
指示该事务的当前数据段准备好被完成
引发就绪
表示该inltiator准备完成交易的当前数据相
停止
表示当前的对象被请求的发起者停止当前事务
设备选择
当积极地驱动的指示，驱动装置已解码的地址作为目标
当前接入
初始化设备选择
作为芯片配置中选择读取和写入数据
这个输入可以连接到所述高位地址线的AD 1 31 11
奇偶校验错误
用于报告中的所有PCI交易数据奇偶校验错误，除了一个专门的自行车
PERR是输出时， AD 31 0和PAR是输入是输入时， AD 31 0和PAR是输出
系统错误
用于报告地址奇偶校验错误数据的奇偶校验错误在专门的自行车
命令或任何其他系统错误的结果将是灾难性的。当报告地址奇偶
差错SERR是输出
打断
中断请求
请求
表示到总线仲裁器，该设备要使用总线并成为总线主
格兰特
表示此设备，访问该总线已被授予
时钟
33 MHz的PCI时钟
RESET
PCI复位
INTA
REQ
GNT
CLK
RST
O
O
I
I
I
HTTP
WWW国家COM
4
4 0引脚说明
（续）
4 2个IDE接口
名字
DD 15 0
DA 0
TEST
大1
启用
大2
遗产
DIORDY
TYPE
I O
I O
描述
驱动数据总线
16位双向数据总线驱动器中的低8位被用于非数据
8位传输（例如寄存器的ECC字节）
驱动器地址线0或TEST
该DA0地址线是断言主机访问寄存器或
在该驱动器也可在PCI用于测试复位RST样品的上升沿数据端口
这个引脚如果'低''所有的设备输出引脚被强制为三态水平
驱动器地址线1或启用
在正常操作期间的DA1地址线有效时
主机访问一个寄存器或数据端口的驱动期间的PCI复位RST样品的上升沿这
销，并将其在命令寄存器的位0值
驱动器地址线2或者LEGACY
餐饮正常运行的DA2地址线有效时
主机访问一个寄存器或数据端口的驱动期间的PCI复位RST样品的上升沿这
销，并把它的值在程序编程接口寄存器位0和2
DRIVE I O通道就绪
当驱动器未准备好，以数据传输请求响应该
信号被取消时（低电平） ，以延长的任何寄存器的访问的盘传送周期（读或写）时
DIORDY不否定其保持在高阻抗状态
驱动器I O读
读选通信号，两个通道的DIOR的下降沿
寄存器或驱动器上的PCI- IDE芯片的数据端口
驱动器I O写入
写选通信号为两个通道DIOW的上升沿
在PCI -IDE芯片到寄存器或驱动器的数据端口
支持从数据
从时钟数据
I O
I O
I
迪奥
DIOW
DRST
O
O
O
DRIVE RESET
从PCI -IDE芯片，该信号电后或在软件控制下有效后（见
控制寄存器的位表A ）它是活动的，只要PCI复位信号，或者如果在复位位
控制寄存器设置
CHANNEL 1片选1和3
CH1 CS1是片选信号来选择命令块
寄存器CH1 CS3是片选信号来选择控制块寄存器
CHANNEL 2片选1和3
CH2 CS1是片选信号来选择命令块
寄存器CH2 CS3是片选信号来选择控制块寄存器
Drive中断
这些信号被用于中断主机系统CH1 INTRQ仅断言
当通道1驱动器（S ）的待处理的中断和主机已清除粘在驱动器的
设备控制寄存器CH 2 INTRQ断言，只有当通道2驱动器（S ）的未决
中断和主机已清除粘在设备控制寄存器
通道1 DMA请求
该信号被使用时该内部DMA控制器时使用
信号被确认所选驱动器上的通道1准备好传输数据
通道2 DMA请求
该信号被使用时该内部DMA控制器时使用
信号被确认所选驱动器上的频道2准备好传输数据
通道1 DMA应答
该信号被使用内部DMA控制器时，当使用
断言它标志着在通道1所选驱动器的数据已被接受或数据可用
CHANNEL 2 DMA应答
该信号被使用内部DMA控制器时，当使用
断言它标志着在通道2所选驱动器的数据已被接受或数据可用
IRQ14
反映CH1 INT如果启用了传统模式
IRQ15
反映CH2 INT如果启用了传统模式
CH1 CS1
CH1 CS3
CH2 CS1
CH2 CS3
CH1 INTRQ
CH2 INTRQ
O
O
I
CH1
DMARQ
CH2
DMARQ
CH1
DMACK
CH2
DMACK
IRQ14
IRQ15
I
I
O
O
O
O
5
HTTP
WWW国家COM
PC87415 PCI - IDE DMA主控模式接口控制器
初步
1996年3月
PC87415
PCI - IDE DMA主控模式接口控制器
1 0概述
增强型的PCI -IDE接口是一种单芯片控制器
封装在一个100引脚PQFP它提供了2个IDE通道
接口多达4个IDE驱动器或2个IDE驱动器和CD -ROM
PCI本地总线的增强DMA控制器直接
片上通过提供充分提高了系统性能
分散收集IDE设备和系之间的数据传输
无需CPU干预的统内存四级两者
写张贴和每通道读取预取使
主机CPU与IDE周期同时运行可编
BLE计时功能，可提供定时的最大的灵活性纸张
每个驱动器rameters用于优化每个数据传送速率
推动这两个PC兼容的寻址和PCI兼容
寻址是通过重新映射的基础寻址支持
ES的功率控制功能使电源关闭的
IDE排线
该增强型的PCI - IDE接口连接到PCI总线
几乎是'无胶' ，只有一个附加的TTL数据
缓冲区（可选）这种高集成度解决方案减少
元件数量简化了电路板设计，降低了成本，
提高可靠性
增强型的PCI -IDE支持使用更快的ATA设备
PIO模式1 2 3和4 ，以及DMA模式0 1 2
它配备了全套软件驱动的DOS 5 0-
6× 3的Windows的X Windows 95的Windows NT
TM
OS 2
2× Novell公司的NetWare
TM
3 1个， 4个和SCO UNIX 3×
TRI- STATE是美国国家半导体公司的注册商标。
看门狗
TM
是美国国家半导体公司的商标。
Novell是Novell公司的注册商标。
NetWare的
TM
是Novell公司的注册商标
UNIX是AT＆T贝尔实验室的注册商标。
Windows和Windows 95的是微软公司的注册商标
Windows NT的
TM
是微软公司的注册商标
2 0功能
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
Y
PCI总线接口最多4个IDE设备
全奇偶校验错误33 MHz的32位PCI总线的数据路径
报告
16 7兆字节每秒最大IDE传输速率
支持2个IDE通道（每信2个IDE设备
NEL ）
主要或次要IDE解决（ 1F0x 170X ）
PC兼容模式
重新填图基址寄存器的完整的PCI合规
并发通道操作（ PIO DMA模式）
每通道4双字写入FIFO
4双字读取每个通道的预读FIFO
增强的DMA模式，分散聚集能力
ANSI ATA模式0到4的支持PIO （内部
DMA未选中）
IORDY握手的PIO
ANSI ATA模式0到2多字DMA支持
（内部DMA选择）
可单独编程指令和恢复时序
荷兰国际集团的读取和每通道驱动器的写入的COM
命令控制和数据
独立的可编程的数据扇区大小为预读
每通道读取
PC兼容中断IRQ14和IRQ15路由
硬件和软件的芯片启用禁用
对于IDE驱动器可选电源控制
完全静态逻辑设计
100引脚PQFP封装
TL F 12497 - 1
图1在基于PCI系统的PC87415
C
1996年美国国家半导体公司
TL F 12497
RRD - B30M46印制在U S A
HTTP
WWW国家COM
4 0引脚说明
4 1 PCI接口
名字
公元31 0
TYPE
I O
描述
复用的地址和数据
这些引脚的方向定义如下
相
地址相
数据阶段
- 读取
-write
C是3 0
PAR
FRAME
TRDY
IRDY
停止
DEVSEL
IDSEL
PERR
SERR
I
I O
I 0
I O
I O
O
I O
I
I O
O
目标
输入
产量
输入
总线主控
产量
输入
产量
命令字节使能
复用总线命令和字节使能
奇偶
横跨公元31 0和C偶校验为3 0 PAR被输入时， AD 31 0是输入它是一个
输出时的AD 31 0是输出
周期框架
由启动驱动以指示接入的开始和持续时间
目标就绪
指示该事务的当前数据段准备好被完成
引发就绪
表示该inltiator准备完成交易的当前数据相
停止
表示当前的对象被请求的发起者停止当前事务
设备选择
当积极地驱动的指示，驱动装置已解码的地址作为目标
当前接入
初始化设备选择
作为芯片配置中选择读取和写入数据
这个输入可以连接到所述高位地址线的AD 1 31 11
奇偶校验错误
用于报告中的所有PCI交易数据奇偶校验错误，除了一个专门的自行车
PERR是输出时， AD 31 0和PAR是输入是输入时， AD 31 0和PAR是输出
系统错误
用于报告地址奇偶校验错误数据的奇偶校验错误在专门的自行车
命令或任何其他系统错误的结果将是灾难性的。当报告地址奇偶
差错SERR是输出
打断
中断请求
请求
表示到总线仲裁器，该设备要使用总线并成为总线主
格兰特
表示此设备，访问该总线已被授予
时钟
33 MHz的PCI时钟
RESET
PCI复位
INTA
REQ
GNT
CLK
RST
O
O
I
I
I
HTTP
WWW国家COM
4
4 0引脚说明
（续）
4 2个IDE接口
名字
DD 15 0
DA 0
TEST
大1
启用
大2
遗产
DIORDY
TYPE
I O
I O
描述
驱动数据总线
16位双向数据总线驱动器中的低8位被用于非数据
8位传输（例如寄存器的ECC字节）
驱动器地址线0或TEST
该DA0地址线是断言主机访问寄存器或
在该驱动器也可在PCI用于测试复位RST样品的上升沿数据端口
这个引脚如果'低''所有的设备输出引脚被强制为三态水平
驱动器地址线1或启用
在正常操作期间的DA1地址线有效时
主机访问一个寄存器或数据端口的驱动期间的PCI复位RST样品的上升沿这
销，并将其在命令寄存器的位0值
驱动器地址线2或者LEGACY
餐饮正常运行的DA2地址线有效时
主机访问一个寄存器或数据端口的驱动期间的PCI复位RST样品的上升沿这
销，并把它的值在程序编程接口寄存器位0和2
DRIVE I O通道就绪
当驱动器未准备好，以数据传输请求响应该
信号被取消时（低电平） ，以延长的任何寄存器的访问的盘传送周期（读或写）时
DIORDY不否定其保持在高阻抗状态
驱动器I O读
读选通信号，两个通道的DIOR的下降沿
寄存器或驱动器上的PCI- IDE芯片的数据端口
驱动器I O写入
写选通信号为两个通道DIOW的上升沿
在PCI -IDE芯片到寄存器或驱动器的数据端口
支持从数据
从时钟数据
I O
I O
I
迪奥
DIOW
DRST
O
O
O
DRIVE RESET
从PCI -IDE芯片，该信号电后或在软件控制下有效后（见
控制寄存器的位表A ）它是活动的，只要PCI复位信号，或者如果在复位位
控制寄存器设置
CHANNEL 1片选1和3
CH1 CS1是片选信号来选择命令块
寄存器CH1 CS3是片选信号来选择控制块寄存器
CHANNEL 2片选1和3
CH2 CS1是片选信号来选择命令块
寄存器CH2 CS3是片选信号来选择控制块寄存器
Drive中断
这些信号被用于中断主机系统CH1 INTRQ仅断言
当通道1驱动器（S ）的待处理的中断和主机已清除粘在驱动器的
设备控制寄存器CH 2 INTRQ断言，只有当通道2驱动器（S ）的未决
中断和主机已清除粘在设备控制寄存器
通道1 DMA请求
该信号被使用时该内部DMA控制器时使用
信号被确认所选驱动器上的通道1准备好传输数据
通道2 DMA请求
该信号被使用时该内部DMA控制器时使用
信号被确认所选驱动器上的频道2准备好传输数据
通道1 DMA应答
该信号被使用内部DMA控制器时，当使用
断言它标志着在通道1所选驱动器的数据已被接受或数据可用
CHANNEL 2 DMA应答
该信号被使用内部DMA控制器时，当使用
断言它标志着在通道2所选驱动器的数据已被接受或数据可用
IRQ14
反映CH1 INT如果启用了传统模式
IRQ15
反映CH2 INT如果启用了传统模式
CH1 CS1
CH1 CS3
CH2 CS1
CH2 CS3
CH1 INTRQ
CH2 INTRQ
O
O
I
CH1
DMARQ
CH2
DMARQ
CH1
DMACK
CH2
DMACK
IRQ14
IRQ15
I
I
O
O
O
O
5
HTTP
WWW国家COM
QQ：2880707522 复制
