特点
18.1SPECint95 ，估计12.3 SPECfp95在400MHz （ PC755 ）
15.7SPECint95 ， 9SPECfp95在350兆赫（ PC745 ）
733 MIPS在400MHz （ PC755 ）的641 MIPS在350兆赫（ PC745 ）
可选的总线时钟（ 12个CPU总线分配器高达10倍）
P
D
典型6.4W ，在400 MHz时，整个工作条件
小睡，打盹和睡眠模式以节省功耗
超标量（每时钟周期指令3 ）两个指令+分公司
4测试版字节的虚拟内存，物理内存4 GB的
的64位数据和32位地址总线接口
32 KB的指令和数据高速缓存
六个独立的执行单元
回写式和直写式操作
f
INT
最大值= 400兆赫（ TBC ）
f
公共汽车
最大= 100 MHz的
电压I / O 2.5V / 3.3V ;电压2.0V诠释
PowerPC的
745分之755 RISC
微处理器
PC755/745
初步
α -网站
描述
在PC755和PC745的PowerPC
微处理器是高性能，低
动力方面， PowerPC的32位实现精简指令集计算机
（ RISC）结构，为嵌入式应用特别增强。
在PC755和PC745微处理器的区别仅在于： PC755拥有一个
增强，专用的L2高速缓存接口，带有片上L2的标签。该PC755是一个下拉
更换为获奖的PowerPC 750
微处理器是足迹
并与MPC7400微处理器，配备AltiVec兼容的用户软件代码
技术。该PC745是一个简易替换为在PowerPC 740
microproces-
SOR也是足迹和用户软件代码使用PowerPC 603E兼容
微处理器。 PC755 / 745微处理器提供片上调试支持，并
完全的JTAG兼容。
该PC745微处理器的管脚与TSPC603e系列兼容。
ZF后缀
PBGA255
倒装芯片塑封球栅阵列
ZF后缀
PBGA360
倒装芯片塑封球栅阵列
摹后缀
CBGA360
陶瓷球栅阵列
GS后缀
CI-CGA360
陶瓷球栅阵列
焊料柱插入器（ SCI）的
GH后缀
HITCE 360
陶瓷球栅阵列
牧师2138D - HIREL - 6月3日
1
筛选
概述
图1 。
PC755框图
该产品的制造，完全符合：
2
HiTCE
指令单元
提取程序
BTIC
64-Entry
SR的
（影子）
IBAT
ARRAY
标签
32-Kbyte
我缓存
ITLB
BHT
CTR
LR
整个军用温度范围（ TJ = -55°C ， + 125°C ）
工业级温度范围（ TJ = -40°C ， + 110 ° C）
基于爱特梅尔的标准CBGA + CI - CGA + FC- PBGA了放映
PC755/745
分支处理
单位
指令MMU
128-Bit
（ 4说明）
指令队列
(6-Word)
派遣单位
64-Bit
（ 2说明）
GPR文件
重命名缓冲区
(6)
重命名缓冲区
(6)
32-Bit
加载/存储单元
64-Bit
系统寄存器
单位
保留站
(2-Entry)
FPR文件
保留站
附加功能
时基计数器/递减器
时钟乘法器
JTAG / COP接口
热/电源管理
性能监视器
2指令
保留站保留站预留站
整数单元1
整数单元2
+
（ EA计算）
64-Bit
浮点数
单位
+ x
CR
存储队列
32-Bit
+
+ x
FPSCR
FPSCR
32-Bit
PA
EA
60X总线接口单元
数据MMU
64-Bit
取指令队列
L1 Castout队列
DBAT
ARRAY
标签
数据加载队列
32-Kbyte
缓存
SR的
（原创）
DTLB
32位地址总线
32位/ 64位数据总线
17位L2地址总线
64位L2数据总线
完成单元
重排序缓冲区
(6-Entry)
L2总线接口
单位
L2 Castout队列
L2控制器
L2CR
L2标签
不是在PC745
简化的框图
该PC755是针对低功耗系统，并支持电源管理为特色的
Tures的，如打盹，小睡，睡眠和动态电源管理。在PC755由
间的一个处理器内核和一个内部的L2标签结合使用了专用的L2高速缓存
面和一个60倍的总线。
2138D–HIREL–06/03
PC755/745
常规参数
下面的列表提供了PC755的总体参数的摘要：
技术
模具尺寸
晶体管数量
逻辑设计
PC745
PC755
0.22微米的CMOS ， 6层金属
6.61毫米X 7.73毫米英寸（51毫米
2
)
6750000
全静态包
表面贴装255塑料球栅阵列（ PBGA ）
表面贴装360塑料球栅阵列（ PBGA ）
表面贴装360陶瓷球栅阵列（ CI - CGA ， CBGA ，
HiTCE ）
2V ±100 mV的直流（标称;一些地区支持核心电压
下降到1.8V ;见表5推荐工作
条件）
2.5V ± 100 mV的直流或3.3V ± 165 mV的DC （输入阈值
配置引脚可选）
核心供电
I / O电源
特点
本节总结了PC755的实现了PowerPC的功能架构设计师用手工
tecture 。是PC755的主要特点如下：
分支处理单元
–
–
–
–
–
四条指令每时钟提取
一个分支每个周期处理（加2解决揣测）
截至1的投机性流中执行，在1个额外的投机性流
取
512项分支历史表（ BHT ）进行动态预测
64项， 4路组相联的分支目标指令高速缓冲存储器（ BTIC ）为
消除分支延迟槽
完整的硬件检测依赖关系（在执行单元解决）
派遣两个指令6个独立的单位（系统，分公司，
加载/存储，定点单元1 ，定点单元2 ，浮点）
序列化控制（ predispatch ，执行postDispatch ，执行串行化）
注册文件访问
转发控制
部分指令解码
6项完成缓冲器
指令跟踪和峰值完成每个周期两条指令
在程序顺序指令完成，同时支持乱序
指令执行，完成系列化，所有的指令流
变化
定点单元1 （ FXU1 ） -multiply ，隔膜，平移，旋转，算术，逻辑
定点单元2 （ FXU2 ） -Shift ，旋转，算术，逻辑
派遣单位
–
–
–
解码
–
–
–
竣工
–
–
–
共用32个GPR的整数运算定点单位（ FXUs ）
–
–
3
2138D–HIREL–06/03
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
单周期运算，移位，旋转，逻辑
乘法和除法（多循环）
初出乘
支持IEEE- 754标准的单精度和双精度浮点
算术
对于除法的硬件支持
对于非规格化数的硬件支持
单次入境保留站
支持非IEEE模式，时间要求严格的操作
执行CR逻辑指令及其他系统的说明
特殊寄存器传送指令
一个周期内加载或存储高速缓存访问（字节，半字，字，双字）
有效的地址生成
下命中命中（一个优秀的小姐）
在双字边界的单周期对齐访问
对齐，零填充，符号扩展为整数寄存器文件
浮点内部格式转换（对齐，标准化）
测序加载/存储倍数和字符串操作
商店聚集
Cache和指令TLB
寻址支持大和little-endian字节
错位little-endian的支持
1级高速缓存结构
32K ， 32字节行， 8路组相联指令高速缓存（ IL1 ）
32K ， 32字节行， 8路组相联高速缓存中的数据（DL1 ）
缓存锁定为指令和数据缓存，由组选择
途径
单周期的高速缓存访问
伪最近最少使用（ PLRU ）更换
复制回或直写数据高速缓存（在页面上按页）
支持所有的PowerPC内存一致性模式
非阻塞指令和数据高速缓存（一个优秀的下命中小姐）
指令高速缓冲存储器的任何窥探
内置L2高速缓存控制器和标签;外部数据的SRAM
256K ， 512K和1兆字节的2路组相联的L2高速缓存支持
回写或直写式高速缓存的数据（以页为单位，或所有L2）
指令-only模式和数据-only模式。
64个字节（ 256K / 512K ）或128字节（ 1M）扇形线大小
浮点单元和32项FPR文件
系统单元
加载/存储单元
二级（L2 ）高速缓存接口（未在PC745执行）
4
PC755/745
2138D–HIREL–06/03
PC755/745
–
支持流过（寄存器缓冲）同步突发静态存储器，流水线
（寄存器 - 寄存器）同步突发静态存储器（ 3-1-1-1或4-1-1-1 strobeless ）
和流水线（注册登记）晚写同步突发静态存储器
L2可配置的直接映射SRAM接口或拆分缓存/直
映射或专用内存
1 ，1.5， 2 ，2.5和3支承芯到L2的频率约数
64位的数据总线
2.5V和3.3V的可选接口电压
奇偶校验两个L2地址和数据
128项， 2路组相联指令TLB
128项， 2路组相联的数据为证：
硬件重装了的TLB
硬件或可选的软件tablewalk支持
8条指令蝙蝠和8个数据的BAT
8 SPRGS ，用于与软件tablewalks援助
长达4 hexabytes虚拟内存的支持（ 2
52
）的虚拟内存
多达4 GB的真实内存支持（ 2
32
）的物理内存
兼容60X处理器接口
32位地址总线
64位的数据总线， 32位模式下可选择
2X总线到核心频率乘法器，3个， 3.5倍， 4倍， 4.5倍， 5倍， 5.5倍， 6倍， 6.5倍，
7倍， 7.5倍，8倍， 10倍支持
2.5V和3.3V的可选接口电压。
在两个地址和数据总线奇偶校验检查
低功耗设计与散热要求非常类似于PC740 / 750 。
1.8V / 2.0V可选接口电压可降低功率输出缓冲器
（相对于3.3V ）
三个静态省电模式：打盹，打盹和睡眠
动态电源管理
LSSD扫描设计
IEEE 1149.1 JTAG接口
一船热传感器和控制逻辑
热管理中断的路口软件调节
温度
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
内存管理单元
总线接口
电源管理
可测性
集成热管理辅助设备
5
2138D–HIREL–06/03
特点
18.1SPECint95 ，估计12.3 SPECfp95在400MHz （ PC755 ）
15.7SPECint95 ， 9SPECfp95在350兆赫（ PC745 ）
733 MIPS在400MHz （ PC755 ）的641 MIPS在350兆赫（ PC745 ）
可选的总线时钟（ 12个CPU总线分配器高达10倍）
P
D
典型6.4W ，在400 MHz时，整个工作条件
小睡，打盹和睡眠模式以节省功耗
超标量（每时钟周期指令3 ）两个指令+分公司
4测试版字节的虚拟内存，物理内存4 GB的
的64位数据和32位地址总线接口
32 KB的指令和数据高速缓存
六个独立的执行单元
回写式和直写式操作
f
INT
最大值= 400兆赫（ TBC ）
f
公共汽车
最大= 100 MHz的
电压I / O 2.5V / 3.3V ;电压2.0V诠释
PowerPC的
745分之755 RISC
微处理器
PC755/745
初步
α -网站
描述
在PC755和PC745的PowerPC
微处理器是高性能，低
动力方面， PowerPC的32位实现精简指令集计算机
（ RISC）结构，为嵌入式应用特别增强。
在PC755和PC745微处理器的区别仅在于： PC755拥有一个
增强，专用的L2高速缓存接口，带有片上L2的标签。该PC755是一个下拉
更换为获奖的PowerPC 750
微处理器是足迹
并与MPC7400微处理器，配备AltiVec兼容的用户软件代码
技术。该PC745是一个简易替换为在PowerPC 740
microproces-
SOR也是足迹和用户软件代码使用PowerPC 603E兼容
微处理器。 PC755 / 745微处理器提供片上调试支持，并
完全的JTAG兼容。
该PC745微处理器的管脚与TSPC603e系列兼容。
ZF后缀
PBGA255
倒装芯片塑封球栅阵列
ZF后缀
PBGA360
倒装芯片塑封球栅阵列
摹后缀
CBGA360
陶瓷球栅阵列
GS后缀
CI-CGA360
陶瓷球栅阵列
焊料柱插入器（ SCI）的
GH后缀
HITCE 360
陶瓷球栅阵列
牧师2138D - HIREL - 6月3日
1
筛选
概述
图1 。
PC755框图
该产品的制造，完全符合：
2
HiTCE
指令单元
提取程序
BTIC
64-Entry
SR的
（影子）
IBAT
ARRAY
标签
32-Kbyte
我缓存
ITLB
BHT
CTR
LR
整个军用温度范围（ TJ = -55°C ， + 125°C ）
工业级温度范围（ TJ = -40°C ， + 110 ° C）
基于爱特梅尔的标准CBGA + CI - CGA + FC- PBGA了放映
PC755/745
分支处理
单位
指令MMU
128-Bit
（ 4说明）
指令队列
(6-Word)
派遣单位
64-Bit
（ 2说明）
GPR文件
重命名缓冲区
(6)
重命名缓冲区
(6)
32-Bit
加载/存储单元
64-Bit
系统寄存器
单位
保留站
(2-Entry)
FPR文件
保留站
附加功能
时基计数器/递减器
时钟乘法器
JTAG / COP接口
热/电源管理
性能监视器
2指令
保留站保留站预留站
整数单元1
整数单元2
+
（ EA计算）
64-Bit
浮点数
单位
+ x
CR
存储队列
32-Bit
+
+ x
FPSCR
FPSCR
32-Bit
PA
EA
60X总线接口单元
数据MMU
64-Bit
取指令队列
L1 Castout队列
DBAT
ARRAY
标签
数据加载队列
32-Kbyte
缓存
SR的
（原创）
DTLB
32位地址总线
32位/ 64位数据总线
17位L2地址总线
64位L2数据总线
完成单元
重排序缓冲区
(6-Entry)
L2总线接口
单位
L2 Castout队列
L2控制器
L2CR
L2标签
不是在PC745
简化的框图
该PC755是针对低功耗系统，并支持电源管理为特色的
Tures的，如打盹，小睡，睡眠和动态电源管理。在PC755由
间的一个处理器内核和一个内部的L2标签结合使用了专用的L2高速缓存
面和一个60倍的总线。
2138D–HIREL–06/03
PC755/745
常规参数
下面的列表提供了PC755的总体参数的摘要：
技术
模具尺寸
晶体管数量
逻辑设计
PC745
PC755
0.22微米的CMOS ， 6层金属
6.61毫米X 7.73毫米英寸（51毫米
2
)
6750000
全静态包
表面贴装255塑料球栅阵列（ PBGA ）
表面贴装360塑料球栅阵列（ PBGA ）
表面贴装360陶瓷球栅阵列（ CI - CGA ， CBGA ，
HiTCE ）
2V ±100 mV的直流（标称;一些地区支持核心电压
下降到1.8V ;见表5推荐工作
条件）
2.5V ± 100 mV的直流或3.3V ± 165 mV的DC （输入阈值
配置引脚可选）
核心供电
I / O电源
特点
本节总结了PC755的实现了PowerPC的功能架构设计师用手工
tecture 。是PC755的主要特点如下：
分支处理单元
–
–
–
–
–
四条指令每时钟提取
一个分支每个周期处理（加2解决揣测）
截至1的投机性流中执行，在1个额外的投机性流
取
512项分支历史表（ BHT ）进行动态预测
64项， 4路组相联的分支目标指令高速缓冲存储器（ BTIC ）为
消除分支延迟槽
完整的硬件检测依赖关系（在执行单元解决）
派遣两个指令6个独立的单位（系统，分公司，
加载/存储，定点单元1 ，定点单元2 ，浮点）
序列化控制（ predispatch ，执行postDispatch ，执行串行化）
注册文件访问
转发控制
部分指令解码
6项完成缓冲器
指令跟踪和峰值完成每个周期两条指令
在程序顺序指令完成，同时支持乱序
指令执行，完成系列化，所有的指令流
变化
定点单元1 （ FXU1 ） -multiply ，隔膜，平移，旋转，算术，逻辑
定点单元2 （ FXU2 ） -Shift ，旋转，算术，逻辑
派遣单位
–
–
–
解码
–
–
–
竣工
–
–
–
共用32个GPR的整数运算定点单位（ FXUs ）
–
–
3
2138D–HIREL–06/03
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
单周期运算，移位，旋转，逻辑
乘法和除法（多循环）
初出乘
支持IEEE- 754标准的单精度和双精度浮点
算术
对于除法的硬件支持
对于非规格化数的硬件支持
单次入境保留站
支持非IEEE模式，时间要求严格的操作
执行CR逻辑指令及其他系统的说明
特殊寄存器传送指令
一个周期内加载或存储高速缓存访问（字节，半字，字，双字）
有效的地址生成
下命中命中（一个优秀的小姐）
在双字边界的单周期对齐访问
对齐，零填充，符号扩展为整数寄存器文件
浮点内部格式转换（对齐，标准化）
测序加载/存储倍数和字符串操作
商店聚集
Cache和指令TLB
寻址支持大和little-endian字节
错位little-endian的支持
1级高速缓存结构
32K ， 32字节行， 8路组相联指令高速缓存（ IL1 ）
32K ， 32字节行， 8路组相联高速缓存中的数据（DL1 ）
缓存锁定为指令和数据缓存，由组选择
途径
单周期的高速缓存访问
伪最近最少使用（ PLRU ）更换
复制回或直写数据高速缓存（在页面上按页）
支持所有的PowerPC内存一致性模式
非阻塞指令和数据高速缓存（一个优秀的下命中小姐）
指令高速缓冲存储器的任何窥探
内置L2高速缓存控制器和标签;外部数据的SRAM
256K ， 512K和1兆字节的2路组相联的L2高速缓存支持
回写或直写式高速缓存的数据（以页为单位，或所有L2）
指令-only模式和数据-only模式。
64个字节（ 256K / 512K ）或128字节（ 1M）扇形线大小
浮点单元和32项FPR文件
系统单元
加载/存储单元
二级（L2 ）高速缓存接口（未在PC745执行）
4
PC755/745
2138D–HIREL–06/03
PC755/745
–
支持流过（寄存器缓冲）同步突发静态存储器，流水线
（寄存器 - 寄存器）同步突发静态存储器（ 3-1-1-1或4-1-1-1 strobeless ）
和流水线（注册登记）晚写同步突发静态存储器
L2可配置的直接映射SRAM接口或拆分缓存/直
映射或专用内存
1 ，1.5， 2 ，2.5和3支承芯到L2的频率约数
64位的数据总线
2.5V和3.3V的可选接口电压
奇偶校验两个L2地址和数据
128项， 2路组相联指令TLB
128项， 2路组相联的数据为证：
硬件重装了的TLB
硬件或可选的软件tablewalk支持
8条指令蝙蝠和8个数据的BAT
8 SPRGS ，用于与软件tablewalks援助
长达4 hexabytes虚拟内存的支持（ 2
52
）的虚拟内存
多达4 GB的真实内存支持（ 2
32
）的物理内存
兼容60X处理器接口
32位地址总线
64位的数据总线， 32位模式下可选择
2X总线到核心频率乘法器，3个， 3.5倍， 4倍， 4.5倍， 5倍， 5.5倍， 6倍， 6.5倍，
7倍， 7.5倍，8倍， 10倍支持
2.5V和3.3V的可选接口电压。
在两个地址和数据总线奇偶校验检查
低功耗设计与散热要求非常类似于PC740 / 750 。
1.8V / 2.0V可选接口电压可降低功率输出缓冲器
（相对于3.3V ）
三个静态省电模式：打盹，打盹和睡眠
动态电源管理
LSSD扫描设计
IEEE 1149.1 JTAG接口
一船热传感器和控制逻辑
热管理中断的路口软件调节
温度
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
–
内存管理单元
总线接口
电源管理
可测性
集成热管理辅助设备
5
2138D–HIREL–06/03
QQ：2880707522 复制
