特点
3000 Dhrystone的2.1 MIPS在1.3 GHz的
可选的总线时钟（ 30 CPU总线分配器高达28倍）
13可选内核到L3频率除数
可选盈丰/ 60X接口电压（ 1.8V ， 2.5V ）
的1.8V或2.5V可选L3接口
P
D
典型12.6W时在V 1 GHz的
DD
= 1.3V ; 8.3W的在V 1 GHz的
DD
= 1.1V ，整个工作
条件
小睡，打盹和睡眠模式省电
超标量（四条指令，每个时钟周期读取）
4 GB的直接寻址范围
虚拟内存： 4 hexabytes （ 2
52
)
的64位数据和32位地址总线接口
集成L1 ： 32 KB指令和32 KB数据缓存
集成的L2 ： 512 KB
11独立的执行单元和三个寄存器文件
回写式和直写式操作
f
INT
马克斯= 1 GHz的（ 1.2 GHz的待确认）
f
公共汽车
最大值= 133 MHz的/ 166 MHz的
PowerPC的7457
RISC
微处理器
PC7457/47
初步
规范
α -网站
描述
本文主要涉及了PowerPC
PC7457 ;然而，除非
另有说明外，所有的信息在这里也适用于PC7447 。在PC7457和
PC7447是减少了PowerPC微处理器系列实现
指令集计算机（RISC）微处理器。本文档介绍了相关的
该PC7457的电学和物理特性。
该PC7457是第四实施的第四代（G4） microproces-的
感器摩托罗拉。在PC7457实现了全PowerPC的32位体系结构和
是针对网络和计算系统的应用。在PC7457由
一个处理器核心，一个512字节的L2 ，和一个内部的L3标签和控制器，其支持的
端口通过专用的高带宽接口的无缝背面的L3高速缓存。该
PC7447是相同的PC7457 ，除了它不支持该L3超高速缓存接口。
其核心是一个高性能的超标量设计支持双精度
浮点单元和一个SIMD多媒体单元。所述存储器存储子系统支持
端口的MPX总线接口到主存储器和其它系统资源。在L3
接口支持1 ， 2 ，或4M外部SRAM的L3缓存和/或私有字节
内存中的数据。为了实现4M字节的SRAM ，最大2M字节的系统
可以用作高速缓存;剩下的2M字节必须是私有的内存。
需要注意的是PC7457是引脚兼容的，嵌入式的PC7455替代
如果应用程序的核心供电为1.3V 。
牧师5345B - HIREL ， 2月4日
筛选
基于爱特梅尔标准CBGA Upscreenings
整个军用温度范围（T
j
= -55°C, +125°C),
工业级温度范围（T
j
= -40°C, +110°C)
CBGA封装， HiTCE套餐为7447 TBC
CBGA 483
摹后缀
CBGA 360
陶瓷球栅阵列
GH后缀
HITCE 360
陶瓷球栅阵列（ TBC ）
2
PC7457 / 47 [初步]
5345B–HIREL–02/04
5345B–HIREL–02/04
图1 。
PC7457微处理器框图
框图
附加功能
- 时基计数器/递减器
- 时钟乘法器
- JTAG / COP接口
- 热/电源管理
- 性能监视器
完成单元
完成队列
(16-Entry)
指令单元
分支处理单元
BTIC （ 128项）
BHT （ 2048项）
CTR
提取程序
指令队列
(12-Word)
指令MMU
SR的
（影子）
128-Entry
ITLB
128位（ 4说明）
标签
IBAT阵列
LR
调度
单位
数据MMU
SR的
（原创）
VR发行
(4-Entry/2-Issue)
GPR问题
(6-Entry/3-Issue)
FPR问题
(2-Entry/1-Issue)
128-Entry
DTLB
32-Kbyte
我缓存
96位（ 3条指令）
标签
缓存
32-Kbyte
DBAT阵列
预订
站（ 2项）
完成了
三
说明
每时钟
VR文件
16重命名
缓冲器
预约预约预约预约
v
站
站
站
站
预订
v
站（ 2）
预订
预订
预订
站
站
站
向量
TOUCH
队列
GPR文件
16重命名
缓冲器
EA
加载/存储单元
矢量触摸引擎
+ （ EA计算）
完
商店
L1 Castout
PA
FPR文件
16重命名
缓冲器
预订
站（ 2）
整
2号机组
x÷
整
整
整
单元122
单位
单位
(3)
+++
浮点
点单位
+ x÷
FPSCR
L1推
已完成
商店
向量
重排
单位
向量
整
er
2号机组
向量
整
er
1号机组
向量
FPU
128-Bit
128-Bit
32-Bit
32-Bit
32-Bit
加载失
64-Bit
64-Bit
PC7457 / 47 [初步]
内存子系统
L1存储队列
（ LSQ ）
L1负载队列（ LLQ ）
L1负载小姐（ 5 ）
二级预取（ 3 ）
取指令（ 2 ）
缓存的存储请求（ 1 ）
L2存储队列（ L2SQ ）
史努比推/
L1 Castouts
干预措施
(4)
公交车蓄电池
19位地址
64位的数据
（ 8位奇偶校验）
外部SRAM
（1 ，2或4字节）
512 KB的Unied L2高速缓存控制器
LINE
块0 （ 32字节）， 1座（ 32字节）
标签状态
状态
三级高速缓存控制器（ 1 ）
行块0/1
标签状态
L3CR
系统总线接口
负载
队列（11）的
公交存储队列
Castout
队列（9）/
推
队列（10）， （2）
L1服务
队列
公交车蓄电池
36-Bit
地址总线
注意事项：
1. L3超高速缓存接口上未PC7447执行。
2. Castout队列和队列推股份等资源的10项的总和。
该Castout队列本身被限制为9项，确保1条目将可用于推送。
64-Bit
数据总线
3
常规参数
表1提供的PC7457的总体参数的总结。
表1中。
设备参数
参数
技术
模具尺寸
晶体管数量
逻辑设计
套餐
核心供电
I / O电源
描述
0.13微米CMOS ， 9层金属
9.1 mm × 10.8 mm
58000000
全静态
PC7447 ：表面贴装360陶瓷球栅阵列（ CBGA ）
PC7457 ：表面贴装483陶瓷球栅阵列（ CBGA ）
1.3V ± 500 mV的直流标称或1.1V ± 50 mV的（名义，请参阅表3
第12页
5 ％的直流或2.5V ± 5 ％的推荐工作条件1.8V ±
特点
本节总结了PC7457实现了PowerPC的功能架构设计师用手工
tecture 。是PC7457的主要特点如下：
高性能，超标量微处理器
–
–
–
–
–
–
–
–
多达4条指令可以从指令高速缓冲存储器的时间可读取
多达3个指令，可分派到队列问题的时间
多达12个指令可以在指令队列（IQ）
多达16个指令可以在执行某些阶段
同时
单周期执行的指令最多
每个时钟周期的吞吐量一条指令对于大多数指令
七级流水线控制
分支处理单元（ BPU ）功能的静态和动态分支预测
128项（ 32集， 4路组相联），分支目标指令缓存
（ BTIC ） ，分支指令缓存已在遇到
分支/循环代码序列。如果目标指令是在BTIC ，它是
取到指令队列配置一个周期早于它可以制成
可从指令高速缓冲存储器。通常情况下，获取该打BTIC
提供目标流中的第4说明
2048年进入分支历史表（ BHT ）与每个条目两位为四级
预测 - 未取，强烈不采取，采取，并且采取了有力
最多三个突出投机分公司
分支指令
别
更新计数寄存器（ CTR）或链接寄存器
（LR ）通常从指令流中除去
八条目的链接寄存器堆栈来预测分支的目标地址
有条件的链接寄存器（ BCLR ）指令
11个独立的执行单元和三个寄存器文件
4
PC7457 / 47 [初步]
5345B–HIREL–02/04
PC7457 / 47 [初步]
–
四个整数单元（学联）共享32个GPR整数运算
三个相同的国际单位（ IU1a ， IU1b和IU1c ）可以执行所有的整数
除乘法指令，除法，并从专用移动/
注册说明
IU2执行其他指令，包括CR逻辑运算，
整数乘法和除法指令，和/移动从special-
目的寄存器指令
–
五级FPU和32项FPR文件
完全IEEE 754兼容FPU为单精度和双精度
操作
支持非IEEE模式，时间要求严格的操作
对于非规格化数的硬件支持
32个64位的FPR为单或双精度操作数
–
四个矢量单元和32项向量寄存器文件（ VRS）
矢量重排单元（ VPU ）
向量整数单元1 （ VIU1 ）处理短潜伏期的AltiVec
整
说明，如矢量ADD指令（ vaddsbs ， vaddshs和
vaddsws ，例如）
向量整数单元2 （ VIU2 ）处理较长潜伏期的AltiVec整数
指令，如向量乘加指令（ vmhaddshs ，
vmhraddshs和vmladduhm ，例如）
矢量浮点单元（ VFPU ）
–
三阶段的加载/存储单元（LSU ）
支持整数，浮点和向量指令加载/存储流量
四入门载体触摸队列（ VTQ ）支持所有四种架构的AltiVec
数据流操作
三个周期的探地雷达和AltiVec技术加载延迟（字节，半字，字，矢量）
与一个周期的吞吐量
四冲程FPR加载延迟（单，双）一个周期的吞吐量
没有额外的延迟在双字边界对齐的访问
专用的加法计算有效地址（EA ）
支持存储聚会
5
5345B–HIREL–02/04
特点
3000 Dhrystone的2.1 MIPS在1.3 GHz的
可选的总线时钟（ 30 CPU总线分配器高达28倍）
13可选内核到L3频率除数
可选盈丰/ 60X接口电压（ 1.8V ， 2.5V ）
的1.8V或2.5V可选L3接口
P
D
典型12.6W时在V 1 GHz的
DD
= 1.3V ; 8.3W的在V 1 GHz的
DD
= 1.1V ，整个工作
条件
小睡，打盹和睡眠模式省电
超标量（四条指令，每个时钟周期读取）
4 GB的直接寻址范围
虚拟内存： 4 hexabytes （ 2
52
)
的64位数据和32位地址总线接口
集成L1 ： 32 KB指令和32 KB数据缓存
集成的L2 ： 512 KB
11独立的执行单元和三个寄存器文件
回写式和直写式操作
f
INT
马克斯= 1 GHz的（ 1.2 GHz的待确认）
f
公共汽车
最大值= 133 MHz的/ 166 MHz的
PowerPC的7457
RISC
微处理器
PC7457/47
初步
规范
α -网站
描述
本文主要涉及了PowerPC
PC7457 ;然而，除非
另有说明外，所有的信息在这里也适用于PC7447 。在PC7457和
PC7447是减少了PowerPC微处理器系列实现
指令集计算机（RISC）微处理器。本文档介绍了相关的
该PC7457的电学和物理特性。
该PC7457是第四实施的第四代（G4） microproces-的
感器摩托罗拉。在PC7457实现了全PowerPC的32位体系结构和
是针对网络和计算系统的应用。在PC7457由
一个处理器核心，一个512字节的L2 ，和一个内部的L3标签和控制器，其支持的
端口通过专用的高带宽接口的无缝背面的L3高速缓存。该
PC7447是相同的PC7457 ，除了它不支持该L3超高速缓存接口。
其核心是一个高性能的超标量设计支持双精度
浮点单元和一个SIMD多媒体单元。所述存储器存储子系统支持
端口的MPX总线接口到主存储器和其它系统资源。在L3
接口支持1 ， 2 ，或4M外部SRAM的L3缓存和/或私有字节
内存中的数据。为了实现4M字节的SRAM ，最大2M字节的系统
可以用作高速缓存;剩下的2M字节必须是私有的内存。
需要注意的是PC7457是引脚兼容的，嵌入式的PC7455替代
如果应用程序的核心供电为1.3V 。
牧师5345B - HIREL ， 2月4日
筛选
基于爱特梅尔标准CBGA Upscreenings
整个军用温度范围（T
j
= -55°C, +125°C),
工业级温度范围（T
j
= -40°C, +110°C)
CBGA封装， HiTCE套餐为7447 TBC
CBGA 483
摹后缀
CBGA 360
陶瓷球栅阵列
GH后缀
HITCE 360
陶瓷球栅阵列（ TBC ）
2
PC7457 / 47 [初步]
5345B–HIREL–02/04
5345B–HIREL–02/04
图1 。
PC7457微处理器框图
框图
附加功能
- 时基计数器/递减器
- 时钟乘法器
- JTAG / COP接口
- 热/电源管理
- 性能监视器
完成单元
完成队列
(16-Entry)
指令单元
分支处理单元
BTIC （ 128项）
BHT （ 2048项）
CTR
提取程序
指令队列
(12-Word)
指令MMU
SR的
（影子）
128-Entry
ITLB
128位（ 4说明）
标签
IBAT阵列
LR
调度
单位
数据MMU
SR的
（原创）
VR发行
(4-Entry/2-Issue)
GPR问题
(6-Entry/3-Issue)
FPR问题
(2-Entry/1-Issue)
128-Entry
DTLB
32-Kbyte
我缓存
96位（ 3条指令）
标签
缓存
32-Kbyte
DBAT阵列
预订
站（ 2项）
完成了
三
说明
每时钟
VR文件
16重命名
缓冲器
预约预约预约预约
v
站
站
站
站
预订
v
站（ 2）
预订
预订
预订
站
站
站
向量
TOUCH
队列
GPR文件
16重命名
缓冲器
EA
加载/存储单元
矢量触摸引擎
+ （ EA计算）
完
商店
L1 Castout
PA
FPR文件
16重命名
缓冲器
预订
站（ 2）
整
2号机组
x÷
整
整
整
单元122
单位
单位
(3)
+++
浮点
点单位
+ x÷
FPSCR
L1推
已完成
商店
向量
重排
单位
向量
整
er
2号机组
向量
整
er
1号机组
向量
FPU
128-Bit
128-Bit
32-Bit
32-Bit
32-Bit
加载失
64-Bit
64-Bit
PC7457 / 47 [初步]
内存子系统
L1存储队列
（ LSQ ）
L1负载队列（ LLQ ）
L1负载小姐（ 5 ）
二级预取（ 3 ）
取指令（ 2 ）
缓存的存储请求（ 1 ）
L2存储队列（ L2SQ ）
史努比推/
L1 Castouts
干预措施
(4)
公交车蓄电池
19位地址
64位的数据
（ 8位奇偶校验）
外部SRAM
（1 ，2或4字节）
512 KB的Unied L2高速缓存控制器
LINE
块0 （ 32字节）， 1座（ 32字节）
标签状态
状态
三级高速缓存控制器（ 1 ）
行块0/1
标签状态
L3CR
系统总线接口
负载
队列（11）的
公交存储队列
Castout
队列（9）/
推
队列（10）， （2）
L1服务
队列
公交车蓄电池
36-Bit
地址总线
注意事项：
1. L3超高速缓存接口上未PC7447执行。
2. Castout队列和队列推股份等资源的10项的总和。
该Castout队列本身被限制为9项，确保1条目将可用于推送。
64-Bit
数据总线
3
常规参数
表1提供的PC7457的总体参数的总结。
表1中。
设备参数
参数
技术
模具尺寸
晶体管数量
逻辑设计
套餐
核心供电
I / O电源
描述
0.13微米CMOS ， 9层金属
9.1 mm × 10.8 mm
58000000
全静态
PC7447 ：表面贴装360陶瓷球栅阵列（ CBGA ）
PC7457 ：表面贴装483陶瓷球栅阵列（ CBGA ）
1.3V ± 500 mV的直流标称或1.1V ± 50 mV的（名义，请参阅表3
第12页
5 ％的直流或2.5V ± 5 ％的推荐工作条件1.8V ±
特点
本节总结了PC7457实现了PowerPC的功能架构设计师用手工
tecture 。是PC7457的主要特点如下：
高性能，超标量微处理器
–
–
–
–
–
–
–
–
多达4条指令可以从指令高速缓冲存储器的时间可读取
多达3个指令，可分派到队列问题的时间
多达12个指令可以在指令队列（IQ）
多达16个指令可以在执行某些阶段
同时
单周期执行的指令最多
每个时钟周期的吞吐量一条指令对于大多数指令
七级流水线控制
分支处理单元（ BPU ）功能的静态和动态分支预测
128项（ 32集， 4路组相联），分支目标指令缓存
（ BTIC ） ，分支指令缓存已在遇到
分支/循环代码序列。如果目标指令是在BTIC ，它是
取到指令队列配置一个周期早于它可以制成
可从指令高速缓冲存储器。通常情况下，获取该打BTIC
提供目标流中的第4说明
2048年进入分支历史表（ BHT ）与每个条目两位为四级
预测 - 未取，强烈不采取，采取，并且采取了有力
最多三个突出投机分公司
分支指令
别
更新计数寄存器（ CTR）或链接寄存器
（LR ）通常从指令流中除去
八条目的链接寄存器堆栈来预测分支的目标地址
有条件的链接寄存器（ BCLR ）指令
11个独立的执行单元和三个寄存器文件
4
PC7457 / 47 [初步]
5345B–HIREL–02/04
PC7457 / 47 [初步]
–
四个整数单元（学联）共享32个GPR整数运算
三个相同的国际单位（ IU1a ， IU1b和IU1c ）可以执行所有的整数
除乘法指令，除法，并从专用移动/
注册说明
IU2执行其他指令，包括CR逻辑运算，
整数乘法和除法指令，和/移动从special-
目的寄存器指令
–
五级FPU和32项FPR文件
完全IEEE 754兼容FPU为单精度和双精度
操作
支持非IEEE模式，时间要求严格的操作
对于非规格化数的硬件支持
32个64位的FPR为单或双精度操作数
–
四个矢量单元和32项向量寄存器文件（ VRS）
矢量重排单元（ VPU ）
向量整数单元1 （ VIU1 ）处理短潜伏期的AltiVec
整
说明，如矢量ADD指令（ vaddsbs ， vaddshs和
vaddsws ，例如）
向量整数单元2 （ VIU2 ）处理较长潜伏期的AltiVec整数
指令，如向量乘加指令（ vmhaddshs ，
vmhraddshs和vmladduhm ，例如）
矢量浮点单元（ VFPU ）
–
三阶段的加载/存储单元（LSU ）
支持整数，浮点和向量指令加载/存储流量
四入门载体触摸队列（ VTQ ）支持所有四种架构的AltiVec
数据流操作
三个周期的探地雷达和AltiVec技术加载延迟（字节，半字，字，矢量）
与一个周期的吞吐量
四冲程FPR加载延迟（单，双）一个周期的吞吐量
没有额外的延迟在双字边界对齐的访问
专用的加法计算有效地址（EA ）
支持存储聚会
5
5345B–HIREL–02/04
QQ：2881677436 复制
