最终科幻
COM'L ： H-5 /7/10 /15/ 25 Q -10 /二十五分之一十五
IND ：H -15/ 25 C- 20/25
PALCE20V8家庭
EE CMOS 24引脚通用可编程阵列逻辑
特色鲜明
s
引脚和功能与所有兼容GAL
s
s
先进
微
器件
s
外围组件互连（PCI ）
s
s
s
s
s
s
s
s
s
s
20V8/As
电可擦除CMOS工艺亲
国际志愿组织可重构逻辑和充分的可测试性
高速CMOS技术
- 5 ns的传播延迟为“-5”版本
- 7.5 ns的传播延迟为“ -7”版本
直接插件替换为广泛的
24针PAL器件
可编程的启用/禁用控制
输出单独编程的
注册或组合
柔顺
预加载输出寄存器可测性
上电自动复位寄存器
高性价比的24引脚塑料SKINNYDIP和
28引脚PLCC封装
丰富的第三方软件和编程
通过FusionPLD合作伙伴支持
经过全面测试的100 ％的编程和功能
tional产率和高可靠性
可编程输出极性
5 ns的版本采用了分体式的引线框架
改进的性能
概述
该PALCE20V8是一种先进的PAL器件建成
低功耗，高速，电可擦除的CMOS
技术。它的宏单元提供了一个通用的设备
架构。该PALCE20V8完全兼容
在GAL20V8 ，可以直接替换PAL20R8系列
设备和大多数24针组合PAL器件。
设备的逻辑是根据自动配置
用户的设计规范。一种设计实现
使用任何一种流行的设计软件封装
年龄，允许自动创建一个编程文件的
基于布尔或状态方程。设计软件
还验证了设计，并能提供测试向量为
成品器件。编程可以完成
在标准的PAL器件编程器。
该PALCE20V8利用熟悉的加总产品
（和/或）体系结构，允许用户实现
复杂的逻辑功能容易且高效。多种
组合逻辑的电平总是可以被减小到
加总的产品形式，采取的非常有优势
宽输入盖茨在PAL制式的设备可用。该方程
系统蒸发散通过浮点编程到器件
门单元的与逻辑阵列中，可擦除
电。
固定或阵列允许多达八个数据的乘积项
每个输出为逻辑功能。这些乘积之和
喂输出宏单元。每个宏单元可
编程注册或组合使用的
高电平或低电平有效输出。输出的配置
化是由两个全球位和1位当地确定
控制四个多路复用器在每个宏单元。
框图
10
I
1
– I
10
CLK / I
0
可编程和阵列
40 x 64
输入
复用器。
万家乐
MC
0
万家乐
MC
1
万家乐
MC
2
万家乐
MC
3
万家乐
MC
4
万家乐
MC
5
万家乐
MC
6
万家乐
MC
7
输入
复用器。
OE / I
11
I
12
出版＃
16491
启示录
D
发行日期：
1996年2月
I / O
0
I / O
1
I / O
2
I / O
4
I / O
4
I / O
5
I / O
6
I / O
7
I
13
16491D-1
修订
/0
2-155
AMD
订购信息
商用和工业产品
可与多种订购选项AMD的可编程逻辑产品，为商业和工业应用。该
顺序号（有效组合）被组合形成：
PAL
家庭类型
PAL =可编程阵列逻辑
技术
CE = CMOS电可擦除
数值列投入物
输出类型
V =通用
触发器数量
动力
H =半功率（ 90-125毫安我
CC
)
Q =季度电力（ 55毫安我
CC
)
速度
-5 = 5纳秒吨
PD
-7 = 7.5纳秒吨
PD
-10 = 10纳秒吨
PD
-15 = 15纳秒吨
PD
-20 = 20纳秒吨
PD
-25 = 25纳秒吨
PD
CE
20 V 8轰-5 P C / 5
编程标志
空白=初始算法
/4
=第一次修改
/5
第二次修订
（相同的算法如/ 4）的
工作条件
C =商业（ 0
°
C至+75
°
C)
I =工业级（ -40
°
C至+ 85
°
C)
套餐类型
P = 24引脚300密耳整形
SKINNYDIP （ PD3024 ）
J = 28引脚塑料有引线芯片
载体（ PL 028 ）
有效组合
PALCE20V8H-5
JC
/5
PALCE20V8H-7
空白， / 4
PALCE20V8H-10
PC机， JC
/5
PALCE20V8Q-10
PALCE20V8H-15
PC机， JC ， PI ， JI
PALCE20V8Q-15
PC机， JC
空白，
/4
PALCE20V8Q-20
PI ， JI
PALCE20V8H-25
PC机， JC ， PI ， JI
PALCE20V8Q-25
有效组合
有效组合列出的配置计划
在音量此设备支持。咨询
当地的AMD销售办事处，以确认spe-可用性
cific有效组合，以及新近检查重
租用的组合。
PALCE20V8H -5 /7/10 /15/ 25 Q-10 /15 /图25（ Com'l ）
PALCE20V8H -15/ 25 Q- 20/25 （IND）
2-157
AMD
功能说明
该PALCE20V8是一个普遍的PAL器件。它有八个
可独立配置的宏单元（ MC
0
..MC
7
).
每个宏单元可被配置为注册输出
放，组合输出，组合I / O ，或德迪
cated输入。编程矩阵实现了
可编程AND逻辑阵列，它驱动一个固定的或
逻辑阵列。缓存用于设备投入已互为
tary输出，以提供用户可编程的输入信号
极性。引脚1和13成为无论是作为数组输入或
时钟（CLK）和输出使能（OE ）的所有触发器。
未使用的输入引脚应直接连接到V
CC
或GND 。
产品方面与所有位编程（断开
连接的）假设的逻辑高电平状态和产品
既如此任何输入信号和补充条款
连假设的逻辑低状态。
在PALCE20V8可编程功能
从用户的设计自动配置specifi-
阳离子，其可以在多种格式。设计
规范由开发软件来处理
验证设计和创建编程文件。这
文件，一旦下载到一个程序员，配置
根据用户期望的功能的设备。
该用户被赋予与两个设计方案
PALCE20V8 。首先，它可以被编程为仿效
迟来PAL器件。这包括PAL20R8系列
和大多数24针组合PAL器件。在PAL
器件编程器制造商将提供设备
将用于标准PAL结构的代码
与PALCE20V8 。程序员会编程
PALCE20V8到相应的PAL设备architec-
真实存在。这使用户能够使用现有的标准的PAL
未做任何更改设备JEDEC文件
他们。或者，该设备可以被编程
直接作为PALCE20V8 。这里，用户必须使用
PALCE20V8设备代码。此选项提供完整的工具程序
矩阵特殊积的宏小区，使非标准架构设计师用手工
tectures待建。
1 1
0 X
1 0
OE
V
CC
1
1
0
0
1
0
0
1
To
邻
MACROCELL
SL0
X
SG1
1 1
0 X
D
SL1
X
CLK
Q
Q
1 0
1 1
0 X
*SG1
SL0
X
1 0
I / O
X
从
邻
针
16491D-4
*在宏单元MC
0
而MC
7
,
SG1被替换
SG0
该反馈多路复用器。
图1. PALCE20V8宏单元
2-158
PALCE20V8家庭
AMD
CON组fi guration选项
每个宏单元可被配置为在后续的一个
荷兰国际集团：注册输出组合输出， combinato-
里亚尔I / O或专用输入。在已注册的输出
配置中，输出缓冲器被使能
OE
引脚。
中的组合结构中，缓冲器是任
由乘积项或控制始终处于启用状态。在
专用输入配置，缓冲器总是显示
体健。配置为专用输入A DE-宏蜂窝
励与相邻的I / O的输入信号。
宏蜂窝配置由CON组控制
成形控制字。其中包含2全球位（ SG0
和SG1 ）和16位本地（ SL0
0
通过SL0
7
和SL1
0
通过SL1
7
） 。 SG0判断寄存器是否会
被允许。 SG1确定是否PALCE20V8
将模拟PAL20R8家庭或DE-组合
副。在每个宏单元， SL0
x
在与结合
SG1 ，选择宏小区的配置和
SL1
x
设置为任一活性低或高电平有效的输出。
配置位的工作，充当控制输入
在宏小区中的多路复用器。有四个mul-
tiplexers ：一个乘积项输入，使能选择，一个输出
把选择和反馈选择多路转换器。 SG1和
SL0
x
对于所有四个多路复用器的控制信号。在
MC
0
而MC
7
,
SG0
取代SG1的反馈
多路复用器。
这些结构总结在表1和IL-
lustrated在图2中。
如果PALCE20V8被配置为一个组合DE-
副， CLK和
OE
销可提供作为输入到
的阵列。如果设备被配置为与寄存器，该
CLK和
OE
引脚不能用作数据输入。
在一个非登记专用输出
设备
控制设置是SG 0 = 1， SG 1 = 0，并且SL0
x
= 0.
所有8个乘积项可向或门。 AL-
虽然宏小区是一个专用的输出，所述馈
背面的情况下，除销18 （21）的和
19 （ 23 ） 。引脚18 （ 21 ） ，19 （ 23 ）不使用反馈
此模式。
专用输入在非注册
设备
控制位设置SG0 = 1 ， SG1 = 0， SL0
x
=
1.输出缓冲器被禁止。该反馈信号是
相邻的I / O引脚。
组合I / O中的未注册
设备
控制设置是SG 0 = 1， SG 1 = 1，并且SL0
x
= 1.
只有七个方面的产品提供给或门。
第八乘积项，用来使能输出
缓冲区。在I / O引脚的信号被反馈到与
经由反馈多路复用器阵列。这允许销
被用作输入。
组合I / O在已登录的设备
控制位设置为SG0 = 0 ， SG1 = 1和SL0
x
=1.
只有七个方面的产品提供给或门。
第八乘积项作为输出使能。
该反馈信号是相应的I / O信号。
表1.宏单元配置
SG0 SG1 SL0
x
小区配置器件仿真
设备具有寄存器
0
0
1
1
0
1
注册
产量
组合I / O
PAL20R8 ， 20R6 ，
20R4
PAL20R6 ， 20R4
注册输出配置
控制位设置为SG0 = 0 ， SG1 = 1和SL0
x
=
0只有一个注册的配置。所有八个
乘积项可作为输入或门。
数据极性由SL1确定
x
。 SL1
x
是输入到
异或门是D输入到所述倒装
翻牌。 SL1
x
被编程为1的反向输出或0
对于非反相输出。所述触发器上的加载
低到高CLK的过渡。反馈路径是
从
Q
在登记册上。的输出缓冲器由启用
OE 。
设备没有注册
1
1
1
0
0
1
0
1
1
组合
产量
专用输入
组合I / O
PAL20L2,
18L4,16L6,14L8
PAL20L2,18L4,
16L6
PAL20L8
组合刀豆网络gurations
该PALCE20V8有三种组合输出CON-
音型：专用输出在非注册设备，
I / O在非注册的设备和I / O的注册
装置。
可编程输出极性
每个宏单元输出的极性可以是高态有效
或低电平有效，要么匹配输出信号的需求或
降低产品的条款。可编程极性允许
布尔表达式将被写入在其最紧凑
形式（真或倒置） ，而输出还是可以的
所需的极性。它还可以保存“ DeMorganizing ”
努力。
选择是通过一个可编程的位SL1做
x
其控制的异或门处的所述输出
和/或逻辑。输出为高电平有效，如果SL1
x
是0
和低电平有效，如果SL1
x
为1 。
PALCE20V8家庭
2-159
最终科幻
COM'L ： H-5 /7/10 /15/ 25 Q -10 /二十五分之一十五
IND ：H -15/ 25 C- 20/25
PALCE20V8家庭
EE CMOS 24引脚通用可编程阵列逻辑
特色鲜明
s
引脚和功能与所有兼容GAL
s
s
先进
微
器件
s
外围组件互连（PCI ）
s
s
s
s
s
s
s
s
s
s
20V8/As
电可擦除CMOS工艺亲
国际志愿组织可重构逻辑和充分的可测试性
高速CMOS技术
- 5 ns的传播延迟为“-5”版本
- 7.5 ns的传播延迟为“ -7”版本
直接插件替换为广泛的
24针PAL器件
可编程的启用/禁用控制
输出单独编程的
注册或组合
柔顺
预加载输出寄存器可测性
上电自动复位寄存器
高性价比的24引脚塑料SKINNYDIP和
28引脚PLCC封装
丰富的第三方软件和编程
通过FusionPLD合作伙伴支持
经过全面测试的100 ％的编程和功能
tional产率和高可靠性
可编程输出极性
5 ns的版本采用了分体式的引线框架
改进的性能
概述
该PALCE20V8是一种先进的PAL器件建成
低功耗，高速，电可擦除的CMOS
技术。它的宏单元提供了一个通用的设备
架构。该PALCE20V8完全兼容
在GAL20V8 ，可以直接替换PAL20R8系列
设备和大多数24针组合PAL器件。
设备的逻辑是根据自动配置
用户的设计规范。一种设计实现
使用任何一种流行的设计软件封装
年龄，允许自动创建一个编程文件的
基于布尔或状态方程。设计软件
还验证了设计，并能提供测试向量为
成品器件。编程可以完成
在标准的PAL器件编程器。
该PALCE20V8利用熟悉的加总产品
（和/或）体系结构，允许用户实现
复杂的逻辑功能容易且高效。多种
组合逻辑的电平总是可以被减小到
加总的产品形式，采取的非常有优势
宽输入盖茨在PAL制式的设备可用。该方程
系统蒸发散通过浮点编程到器件
门单元的与逻辑阵列中，可擦除
电。
固定或阵列允许多达八个数据的乘积项
每个输出为逻辑功能。这些乘积之和
喂输出宏单元。每个宏单元可
编程注册或组合使用的
高电平或低电平有效输出。输出的配置
化是由两个全球位和1位当地确定
控制四个多路复用器在每个宏单元。
框图
10
I
1
– I
10
CLK / I
0
可编程和阵列
40 x 64
输入
复用器。
万家乐
MC
0
万家乐
MC
1
万家乐
MC
2
万家乐
MC
3
万家乐
MC
4
万家乐
MC
5
万家乐
MC
6
万家乐
MC
7
输入
复用器。
OE / I
11
I
12
出版＃
16491
启示录
D
发行日期：
1996年2月
I / O
0
I / O
1
I / O
2
I / O
4
I / O
4
I / O
5
I / O
6
I / O
7
I
13
16491D-1
修订
/0
2-155
AMD
订购信息
商用和工业产品
可与多种订购选项AMD的可编程逻辑产品，为商业和工业应用。该
顺序号（有效组合）被组合形成：
PAL
家庭类型
PAL =可编程阵列逻辑
技术
CE = CMOS电可擦除
数值列投入物
输出类型
V =通用
触发器数量
动力
H =半功率（ 90-125毫安我
CC
)
Q =季度电力（ 55毫安我
CC
)
速度
-5 = 5纳秒吨
PD
-7 = 7.5纳秒吨
PD
-10 = 10纳秒吨
PD
-15 = 15纳秒吨
PD
-20 = 20纳秒吨
PD
-25 = 25纳秒吨
PD
CE
20 V 8轰-5 P C / 5
编程标志
空白=初始算法
/4
=第一次修改
/5
第二次修订
（相同的算法如/ 4）的
工作条件
C =商业（ 0
°
C至+75
°
C)
I =工业级（ -40
°
C至+ 85
°
C)
套餐类型
P = 24引脚300密耳整形
SKINNYDIP （ PD3024 ）
J = 28引脚塑料有引线芯片
载体（ PL 028 ）
有效组合
PALCE20V8H-5
JC
/5
PALCE20V8H-7
空白， / 4
PALCE20V8H-10
PC机， JC
/5
PALCE20V8Q-10
PALCE20V8H-15
PC机， JC ， PI ， JI
PALCE20V8Q-15
PC机， JC
空白，
/4
PALCE20V8Q-20
PI ， JI
PALCE20V8H-25
PC机， JC ， PI ， JI
PALCE20V8Q-25
有效组合
有效组合列出的配置计划
在音量此设备支持。咨询
当地的AMD销售办事处，以确认spe-可用性
cific有效组合，以及新近检查重
租用的组合。
PALCE20V8H -5 /7/10 /15/ 25 Q-10 /15 /图25（ Com'l ）
PALCE20V8H -15/ 25 Q- 20/25 （IND）
2-157
AMD
功能说明
该PALCE20V8是一个普遍的PAL器件。它有八个
可独立配置的宏单元（ MC
0
..MC
7
).
每个宏单元可被配置为注册输出
放，组合输出，组合I / O ，或德迪
cated输入。编程矩阵实现了
可编程AND逻辑阵列，它驱动一个固定的或
逻辑阵列。缓存用于设备投入已互为
tary输出，以提供用户可编程的输入信号
极性。引脚1和13成为无论是作为数组输入或
时钟（CLK）和输出使能（OE ）的所有触发器。
未使用的输入引脚应直接连接到V
CC
或GND 。
产品方面与所有位编程（断开
连接的）假设的逻辑高电平状态和产品
既如此任何输入信号和补充条款
连假设的逻辑低状态。
在PALCE20V8可编程功能
从用户的设计自动配置specifi-
阳离子，其可以在多种格式。设计
规范由开发软件来处理
验证设计和创建编程文件。这
文件，一旦下载到一个程序员，配置
根据用户期望的功能的设备。
该用户被赋予与两个设计方案
PALCE20V8 。首先，它可以被编程为仿效
迟来PAL器件。这包括PAL20R8系列
和大多数24针组合PAL器件。在PAL
器件编程器制造商将提供设备
将用于标准PAL结构的代码
与PALCE20V8 。程序员会编程
PALCE20V8到相应的PAL设备architec-
真实存在。这使用户能够使用现有的标准的PAL
未做任何更改设备JEDEC文件
他们。或者，该设备可以被编程
直接作为PALCE20V8 。这里，用户必须使用
PALCE20V8设备代码。此选项提供完整的工具程序
矩阵特殊积的宏小区，使非标准架构设计师用手工
tectures待建。
1 1
0 X
1 0
OE
V
CC
1
1
0
0
1
0
0
1
To
邻
MACROCELL
SL0
X
SG1
1 1
0 X
D
SL1
X
CLK
Q
Q
1 0
1 1
0 X
*SG1
SL0
X
1 0
I / O
X
从
邻
针
16491D-4
*在宏单元MC
0
而MC
7
,
SG1被替换
SG0
该反馈多路复用器。
图1. PALCE20V8宏单元
2-158
PALCE20V8家庭
AMD
CON组fi guration选项
每个宏单元可被配置为在后续的一个
荷兰国际集团：注册输出组合输出， combinato-
里亚尔I / O或专用输入。在已注册的输出
配置中，输出缓冲器被使能
OE
引脚。
中的组合结构中，缓冲器是任
由乘积项或控制始终处于启用状态。在
专用输入配置，缓冲器总是显示
体健。配置为专用输入A DE-宏蜂窝
励与相邻的I / O的输入信号。
宏蜂窝配置由CON组控制
成形控制字。其中包含2全球位（ SG0
和SG1 ）和16位本地（ SL0
0
通过SL0
7
和SL1
0
通过SL1
7
） 。 SG0判断寄存器是否会
被允许。 SG1确定是否PALCE20V8
将模拟PAL20R8家庭或DE-组合
副。在每个宏单元， SL0
x
在与结合
SG1 ，选择宏小区的配置和
SL1
x
设置为任一活性低或高电平有效的输出。
配置位的工作，充当控制输入
在宏小区中的多路复用器。有四个mul-
tiplexers ：一个乘积项输入，使能选择，一个输出
把选择和反馈选择多路转换器。 SG1和
SL0
x
对于所有四个多路复用器的控制信号。在
MC
0
而MC
7
,
SG0
取代SG1的反馈
多路复用器。
这些结构总结在表1和IL-
lustrated在图2中。
如果PALCE20V8被配置为一个组合DE-
副， CLK和
OE
销可提供作为输入到
的阵列。如果设备被配置为与寄存器，该
CLK和
OE
引脚不能用作数据输入。
在一个非登记专用输出
设备
控制设置是SG 0 = 1， SG 1 = 0，并且SL0
x
= 0.
所有8个乘积项可向或门。 AL-
虽然宏小区是一个专用的输出，所述馈
背面的情况下，除销18 （21）的和
19 （ 23 ） 。引脚18 （ 21 ） ，19 （ 23 ）不使用反馈
此模式。
专用输入在非注册
设备
控制位设置SG0 = 1 ， SG1 = 0， SL0
x
=
1.输出缓冲器被禁止。该反馈信号是
相邻的I / O引脚。
组合I / O中的未注册
设备
控制设置是SG 0 = 1， SG 1 = 1，并且SL0
x
= 1.
只有七个方面的产品提供给或门。
第八乘积项，用来使能输出
缓冲区。在I / O引脚的信号被反馈到与
经由反馈多路复用器阵列。这允许销
被用作输入。
组合I / O在已登录的设备
控制位设置为SG0 = 0 ， SG1 = 1和SL0
x
=1.
只有七个方面的产品提供给或门。
第八乘积项作为输出使能。
该反馈信号是相应的I / O信号。
表1.宏单元配置
SG0 SG1 SL0
x
小区配置器件仿真
设备具有寄存器
0
0
1
1
0
1
注册
产量
组合I / O
PAL20R8 ， 20R6 ，
20R4
PAL20R6 ， 20R4
注册输出配置
控制位设置为SG0 = 0 ， SG1 = 1和SL0
x
=
0只有一个注册的配置。所有八个
乘积项可作为输入或门。
数据极性由SL1确定
x
。 SL1
x
是输入到
异或门是D输入到所述倒装
翻牌。 SL1
x
被编程为1的反向输出或0
对于非反相输出。所述触发器上的加载
低到高CLK的过渡。反馈路径是
从
Q
在登记册上。的输出缓冲器由启用
OE 。
设备没有注册
1
1
1
0
0
1
0
1
1
组合
产量
专用输入
组合I / O
PAL20L2,
18L4,16L6,14L8
PAL20L2,18L4,
16L6
PAL20L8
组合刀豆网络gurations
该PALCE20V8有三种组合输出CON-
音型：专用输出在非注册设备，
I / O在非注册的设备和I / O的注册
装置。
可编程输出极性
每个宏单元输出的极性可以是高态有效
或低电平有效，要么匹配输出信号的需求或
降低产品的条款。可编程极性允许
布尔表达式将被写入在其最紧凑
形式（真或倒置） ，而输出还是可以的
所需的极性。它还可以保存“ DeMorganizing ”
努力。
选择是通过一个可编程的位SL1做
x
其控制的异或门处的所述输出
和/或逻辑。输出为高电平有效，如果SL1
x
是0
和低电平有效，如果SL1
x
为1 。
PALCE20V8家庭
2-159
QQ：2881677436 复制
