PALCE16V8
PALCE16V8Z
COM'L ： H-5 /7/10 /15/ 25 Q -10 /二十五分之一十五IND ：H -10/15 /25 C- 20/25
COM'L ： -25
IND ： -12/15/25
PALCE16V8和PALCE16V8Z Families
EE CMOS （零功耗） 20引脚通用
可编程阵列逻辑
特色鲜明
x
引脚和功能与所有20引脚兼容PAL
器件
x
电可擦除CMOS技术提供侦察网络可配置逻辑和充分的可测试性
x
高速CMOS技术
概述
该PALCE16V8是内置低功耗，高速， electrically-先进的PAL器件
可擦除CMOS技术。它与所有的20针GAL器件在功能上兼容。该
宏单元提供了一个通用的器件结构。该PALCE16V8将直接更换
PAL16R8 ，除PAL16C1的。
该PALCE16V8Z提供了待机零功耗和高速。在30 μA最大待机
电流， PALCE16V8Z允许电池供电的操作延长的时间。
该PALCE16V8利用加总产品（AND / OR）熟悉的架构，允许用户
轻松实现复杂的逻辑功能和EF网络ciently 。组合逻辑的多层次
总是可以被减少到加总产品的形式，采取了非常宽的输入门的优点
可在PAL器件。该公式是通过浮动门编程到器件
细胞的与逻辑阵列中，可电擦除。
在网络连接固定的或阵列允许每个输出八个数据产品方面的逻辑功能。该
这些产品的总和饲料的输出宏单元。每个宏单元可以被编程为
注册或组合使用的有效高电平或低电平有效输出。输出CON组fi guration
由两个全球位和1位当地控制四个多路复用器在每个确定
宏单元。
出版＃
16493
Amendment/0
REV ：F
发行日期：
2000年9月
U
SE
G
AL
EW
EV
D
ES IC
IG ES
N·
S 0
R
x
x
x
x
x
x
x
x
x
x
x
- 5 ns的传播延迟为“-5”版本
- 7.5 ns的传播延迟为“ -7”版本
直插式替代PAL16R8系列
作为注册的可编程输出或组合任意组合
外围组件互连（PCI ）标准
可编程输出极性
可编程的启用/禁用控制
预加载输出寄存器可测性
上电自动复位寄存器
高性价比的20引脚塑料DIP ， PLCC和SOIC封装
丰富的第三方软件和编程器支持
经过全面测试的100 ％的编程和功能的产量和高可靠性
5纳秒的版本采用了分割的引线框架，以改善性能
框图
I1 – I8
CLK/I0
8
可编程和阵列
32 x 64
MC
0
MC
1
G
AL
EW
EV
D
ES IC
IG ES
N·
S 0
MC
2
MC
3
MC
4
MC
5
I / O
2
I / O
3
I / O
4
I / O
5
万家乐
万家乐
万家乐
万家乐
万家乐
万家乐
R
MC
6
I / O
6
万家乐
万家乐
MC
7
OE
/I
9
I / O
0
I / O
1
I / O
7
16493E-1
功能说明
该PALCE16V8是一个普遍的PAL器件。该PALCE16V8Z是的零功率版
PALCE16V8 。它具有PALCE16V8的所有建筑特色。此外， PALCE16V8Z
具有零待机功耗和降低功耗未使用的乘积项禁止功能
消费。它有八个独立CON连接可配置的宏单元（ MC
0
-
MC
7
） 。每个宏单元可以
是骗子科幻gured为注册输出，输出组合，组合I / O或专用输入。
编程矩阵实现了一个可编程的与逻辑阵列，它驱动一个固定或
逻辑阵列。缓冲器的输入设备有互补输出，以提供用户自
可编程输入信号的极性。引脚1和11成为无论是作为数组输入或时钟（ CLK ）
和输出使能（OE ） ，分别用于所有佛罗里达州的ip-佛罗里达州欢声笑语。
未使用的输入引脚应直接连接到V
CC
或GND 。产品方面与所有位
编程（断开）假设的逻辑高电平状态，和产品方面与双方真实
任何输入信号连接的补充假设的逻辑低状态。
在PALCE16V8可编程功能自动CON网络从用户的gured
设计规范网络阳离子。该设计规范网络阳离子由开发软件进行处理，以验证
在设计和创造一个编程连接文件（ JEDEC ） 。这音响文件，一旦下载到一个程序员，
根据用户期望的功能CON组fi居雷什设备。
该用户被赋予了与PALCE16V8 2的设计方案。首先，它可以被编程为
从PAL16R8系列标准的PAL器件。在PAL程序员制造商将供应
要使用与PALCE16V8为标准的PAL设备架构的设备代码。
程序员编程将在相应的架构PALCE16V8 。这使得
用户可以使用现有的标准PAL器件JEDEC科幻莱未做任何更改它们。
2
U
SE
PALCE16V8和PALCE16V8Z Families
可选地，该设备可以被编程为一个PALCE16V8 。这里，用户必须使用
PALCE16V8设备代码。此选项允许宏蜂窝的充分利用。
To
邻
MACROCELL
11
0X
10
OE
V
CC
11
10
00
01
SL0
X
SG1
R
11
0X
10
SE
G
AL
EW
EV
D
ES IC
IG ES
N·
S 0
I / O
X
D
Q
Q
SL1
X
CLK
10
11
0X
SL0
X
*SG1
*在宏MC
0
而MC
7
， SG1被替换SG0的反馈多路复用器。
从
邻
针
16493E-2
图1. PALCE16V8宏单元
CON组fi guration选项
每个宏单元可以CON组fi gured作为执行下列操作之一：注册输出组合
输出组合I / O ，或专用输入。在已注册的输出CON连接配置中，输出
缓冲器由OE引脚使能。在组合CON连接配置中，该缓冲区要么是受控
由乘积项或始终处于启用状态。在专用输入CON连接配置中，它总是被禁用。
除MC的
0
而MC
7
，宏蜂窝CON连接gured作为一个专用的输入导出
来自相邻的I / O的输入信号。 MC
0
从11脚（ OE）和MC得到输入
7
从引脚1
（CLK） 。
宏蜂窝CON连接gurations由CON组fi guration控制字进行控制。它包含2
全球位（ SG0和SG1 ）和16位本地（ SL0
0
通过SL0
7
和SL1
0
通过SL1
7
） 。 SG0
寄存器决定是否允许。 SG1决定PALCE16V8是否会
模拟PAL16R8家庭或PAL10H8家庭设备。在每个宏单元， SL0
x
在
同SG1一起用于选择宏小区的CON组fi配置中，和SL1
x
设置为输出
无论是活性低或高电平有效的个别宏小区。
该CON组fi guration位工作由作为控制输入用于宏蜂窝的多路复用器。
有四个多路复用器：一个乘积项的输入，使能选择，输出选择和
反馈选择多路复用器。 SG1和SL0
x
对于所有四个多路复用器的控制信号。在
MC
0
而MC
7
， SG0取代的反馈多路SG1 。这个可容纳CLK幸福
相邻引脚MC
7
和OE相邻引脚MC
0
.
U
PALCE16V8和PALCE16V8Z Families
3
注册输出CON组fi guration
控制位设置为SG0 = 0 ， SG1 = 1和SL0
x
= 0。注册的只有一个
CON组fi guration 。所有8个乘积项可作为输入或门。数据极性
通过SL1确定
x.
在IP- FL佛罗里达州运装在CLK的低到高的转变。反馈
路径是从寄存器Q 。的输出缓冲器由OE激活。
组合刀豆网络gurations
该PALCE16V8有三种组合输出CON连接gurations ：专用输出在非
注册设备，I / O中的一个注册装置未注册装置和I / O 。
专用输出在非注册设备
控制位设置SG0 = 1 ， SG1 = 0， SL0
x
= 0。这八个方面的产品可用
到或门。虽然宏单元是一个专用的输出，反馈的情况下，与
例外销15和16的销15和16的不使用反馈在此模式。由于CLK
和OE在一个非注册设备不使用时，销1和11是作为输入信号。针
1将使用MC的反馈路径
7
和销11将使用MC的反馈路径
0
.
组合I / O在非注册设备
该控制位的设置是SG 0 = 1， SG 1 = 1，并且SL0
x
= 1，只有7个产品条款
提供给或门。第八乘积项，用来使能输出缓冲器中。信号
在I / O引脚被经由反馈多路复用器反馈到与门阵列。这允许销
被用作输入。
因为CLK和OE在一个非注册设备不使用时，销1和图11是可作为
输入。引脚1将使用MC的反馈路径
7
和销11将使用MC的反馈路径
0
.
组合I / O在已登录的设备
控制位设置为SG0 = 0 ， SG1 = 1和SL0
x
= 1，只有7个乘积项可
到或门。第八乘积项作为输出使能。该反馈信号是
相应的I / O信号。
专用输入CON组fi guration
控制位设置SG0 = 1 ， SG1 = 0， SL0
x
= 1，输出缓冲器被禁止。除了
对于MC
0
而MC
7
中，反馈信号是相邻的I / O 。对于MC
0
而MC
7
中，反馈信号
是引脚1和11.这些CON组fi gurations总结在表1和图2所示。
U
SE
SG0
SG1
SL0X
CELL
CON组fi guration
G
AL
EW
EV
D
ES IC
IG ES
N·
S 0
表1.宏单元CON组fi guration
器件
模拟
SG0
SG1
SL0X
PAL16R8 ， 16R6 ，
16R4
1
0
0
PAL16R6 ， 16R4
1
0
1
1
1
1
R
CELL
CON组fi guration
器件
模拟
设备使用寄存器
0
1
0
注册输出
设备采用无寄存器
组合
产量
PAL10H8 ， 12H6 ，
14H4 ， 16H2 ， 10L8 ，
12L6, 14L4, 16L2
PAL12H6 ， 14H4 ，
16H2 ， 12L6 ， 14L4 ，
16L2
PAL16L8
0
1
1
组合
I / O
输入
组合
I / O
4
PALCE16V8和PALCE16V8Z Families
可编程输出极性
每个宏单元的极性可以是高电平或低电平有效，要么匹配输出信号
需要或者降低产品条款。可编程极性使得布尔表达式是
写在其最紧凑的形式（真或倒置） ，而输出仍然可以是所希望的
极性。它还可以保存“ DeMorganizing ”的努力。
选择是通过一个可编程的位SL1
x
其控制的异或门的输出
的和/或逻辑。输出为高电平有效，如果SL1
x
是1和活性低，如果SL1
x
是0 。
U
SE
G
AL
EW
EV
D
ES IC
IG ES
N·
S 0
PALCE16V8和PALCE16V8Z Families
R
5
QQ：2881677436 复制
