最终科幻
COM'L ： H-5 /7/10 /15/ 25 Q -10 /二十五分之一十五
IND ：H -10/15 /25 C- 20/25
PALCE16V8家庭
EE CMOS 20引脚通用可编程阵列逻辑
特色鲜明
s
引脚和功能与所有20引脚兼容
GAL器件
s
电可擦除CMOS技术
提供了可重构逻辑和全
可测性
s
高速CMOS技术
- 5 ns的传播延迟为“-5”版本
- 7.5 ns的传播延迟为“ -7”版本
s
直插式替代PAL16R8
系列和大部分PAL10H8系列
s
输出可编程为注册或
组合中的任何组合
s
外围组件互连（PCI ）
柔顺
s
可编程输出极性
s
可编程的启用/禁用控制
s
预加载输出寄存器可测性
s
上电自动复位寄存器
s
高性价比的20引脚塑料DIP ， PLCC ，和
SOIC封装
s
丰富的第三方软件和编程
通过FusionPLD合作伙伴支持
s
经过全面测试的100 ％的编程和
官能的产率和高可靠性
s
5 ns的版本采用了分体式的引线框架
改进的性能
概述
该PALCE16V8是一种先进的PAL器件建成
低功耗，高速，电可擦除的CMOS
技术。它与所有的20管脚功能兼容
GAL器件。宏单元提供了一个通用的设备
架构。该PALCE16V8将直接更换
PAL16R8和PAL10H8系列器件，与例外
和灰PAL16C1的。
该PALCE16V8利用熟悉的加总产品
（和/或）体系结构，允许用户实现
复杂的逻辑功能容易且高效。多种
组合逻辑的电平总是可以被减小到
加总的产品形式，采取的非常有优势
宽输入盖茨在PAL制式的设备可用。该方程
系统蒸发散通过浮点编程到器件
门单元的与逻辑阵列中，可擦除
电。
固定或阵列允许多达八个数据的乘积项
每个输出为逻辑功能。这些乘积之和
喂输出宏单元。每个宏单元可以亲
编程作为注册或组合使用主动 -
高或低电平有效输出。输出配置
通过两个全局位和1位当地确定
控制四个多路复用器在每个宏单元。
AMD的FusionPLD程序允许PALCE16V8 DE-
标志使用各种流行的实现
行业标准的设计工具。通过与紧密合作
在FusionPLD的合作伙伴，AMD认证的工具
提供准确，高质量的支持。通过确保三阶
党的工具可用，成本降低，因为
设计师不必买了一套完整的新
工具为每个设备。该FusionPLD方案还
极大地缩短了设计时间，因为设计师可以使用
工具已安装和熟悉。
2-36
出版＃
16493
启示录
D
发行日期：
1996年2月
修订
/0
AMD
订购信息
商用和工业产品
可与多种订购选项AMD的可编程逻辑产品，为商业和工业应用。该
顺序号（有效组合）被组合形成：
PAL
CE
16 V 8轰-5 P C / 5
家庭类型
PAL =可编程阵列逻辑
技术
CE = CMOS电可擦除
数
ARRAY INPUTS
输出类型
V =通用
输出数
动力
H =半功率（ 90 - 125毫安我
CC
)
Q =季度电力（ 55毫安我
CC
)
速度
-5 = 5纳秒吨
PD
-7 = 7.5纳秒吨
PD
-10 = 10纳秒吨
PD
-15 = 15纳秒吨
PD
-20 = 20纳秒吨
PD
-25 = 25纳秒吨
PD
随机处理
空白=标准处理
编程标志
空白=初始算法
/ 4 =第一次修改
/ 5 =第二次修改
（相同的算法如/ 4）的
工作条件
C =商业（ 0
°
C至+75
°
C)
I =工业级（ -40
°
C至+ 85
°
C)
套餐类型
P = 20引脚塑料DIP （ PD 020 ）
J = 20引脚塑封有引线芯片
载体（ PL 020 ）
S = 20引脚塑料鸥翼
小外形封装（ SO 020 ）
有效组合
PALCE16V8H-5
PALCE16V8H-7
PALCE16V8H-10
PALCE16V8Q-10
PALCE16V8H-15
PALCE16V8Q-15
PALCE16V8Q-20
PALCE16V8H-25
PALCE16V8Q-25
JC
PC机， JC
PC机， JC ， SC ， PI ， JI
PC机， JC ， SC
PC机， JC ， SC ， PI ， JI
PC机， JC
PI ， JI
PC机， JC ， SC ， PI ， JI
PC机， JC ， PI ， JI
/5
/4
/5
有效组合
有效组合列表配置计划
在体积为这个设备被支持。请教
当地的AMD销售办事处，以确认可用性
特定网络有效组合，以及新近检查
发布组合。
空白，
/4
2-38
PALCE16V8H -5 /7/10 /15/ 25 Q-10 /15 /图25（ Com'l ）
H-10 /15/ 25 C- 20/25 （茚基）
AMD
功能说明
该PALCE16V8是一个普遍的PAL器件。它有八个
可独立配置的宏单元（ MC
0
–
MC
7
).
每个宏单元可配置为注册的输出，
输出组合，组合I / O或专用IN-
放。编程矩阵实现了编程
序的AND逻辑阵列，它驱动一个固定或逻辑
数组。缓存用于设备投入具有互补
输出，以提供用户可编程的输入信号宝
larity 。引脚1和11成为无论是作为数组输入或
时钟（CLK）和输出使能（OE ） ，分别用于所有
触发器。
未使用的输入引脚应直接连接到V
CC
或GND 。
产品方面与所有位编程（断开
连接的）假设的逻辑高电平状态和产品
既如此任何输入信号和补充条款
连假设的逻辑低状态。
在PALCE16V8可编程功能
从用户的设计自动配置
规范。设计规范是由加工
开发软件，以验证设计和创建
编程文件（ JEDEC ） 。这个文件，一旦下载
给程序员，根据配置该设备
用户所希望的功能。
该用户被赋予与两个设计方案
PALCE16V8 。首先，它可以被编程为标准
从PAL16R8和PAL10H8 PAL系列设备。
在PAL程序员制造商将提供设备
为标准的PAL器件结构代码是
与PALCE16V8使用。程序员会亲
克的PALCE16V8在相应architec-
真实存在。这使用户能够使用现有的标准的PAL
未做任何更改设备JEDEC文件
他们。可选地，该设备可以被编程为
一个PALCE16V8 。这里，用户必须使用PALCE16V8
设备代码。此选项允许的充分利用
宏单元。
11
0X
10
OE
V
CC
11
10
00
01
To
邻
MACROCELL
SL0 X
SG1
11
0X
D
SL1
X
CLK
Q
Q
10
11
0X
* SG1
SL0
X
10
I / O
X
从
邻
针
16493D-4
*在宏MC
0
而MC
7
,
SG1被替换
SG0
该反馈多路复用器。
PALCE16V8宏单元
PALCE16V8家庭
2-39
AMD
CON组fi guration选项
每个宏单元可被配置为在后续的一个
荷兰国际集团：注册输出组合输出， combinato-
里亚尔I / O ，或专用输入。在已注册的输出
配置中，输出缓冲器被使能
OE
引脚。
中的组合结构中，缓冲器是任
由乘积项或控制始终处于启用状态。在
专用输入配置，它总是被禁用。同
除了MC的
0
而MC
7
，构成一个宏小区
作为一个专用的输入从一个AD-导出的输入信号
体内或相邻的I / O 。 MC
0
从11脚（ OE ）获得它的输入和
MC
7
从1脚（ CLK ） 。
宏蜂窝配置由CON组控制
成形控制字。其中包含2全球位（ SG0
和SG1 ）和16位本地（ SL0
0
通过SL0
7
和SL1
0
通过SL1
7
） 。 SG0判断寄存器是否会
被允许。 SG1确定是否PALCE16V8
将模拟PAL16R8家庭或PAL10H8 DE-家庭
副。在每个宏单元， SL0
x
在与结合
SG1 ，选择宏小区的配置，并
SL1
x
设置为活动低电平或高电平有效的输出
对于个人宏蜂窝。
配置位的工作，充当控制输入
在宏小区中的多路复用器。有四个mul-
tiplexers ：一个乘积项输入，使能选择，一个输出
把选择和反馈选择多路转换器。 SG1和
SL0
x
对于所有四个多路复用器的控制信号。在
MC
0
而MC
7
,
SG0
取代的反馈SG1 mul-
路开关。这个可容纳CLK作为相邻
引脚MC
7
和
OE
相邻引脚MC
0
.
用MC的反馈路径
7
与销11将使用
MC的反馈路径
0
.
组合I / O中的未注册
设备
该控制位的设置是SG 0 = 1， SG 1 = 1，并且SL0
x
=
1.只有7个产品的条款提供给OR
门。第八乘积项被用于使能输出
把缓冲区。在I / O引脚的信号被反馈到
与通过反馈多路复用器阵列。这允许
引脚被用作输入。
由于CLK和
OE
未在非注册使用
装置中，销1和11都可以用作输入。引脚1的意志
用MC的反馈路径
7
与销11将使用
MC的反馈路径
0
.
组合I / O在已登录的设备
控制位设置为SG0 = 0 ， SG1 = 1和SL0
x
=
1.只有7个产品的条款提供给OR
门。第八乘积项被用作输出
启用。该反馈信号是相应的I / O的
信号。
专用输入CON组fi guration
控制位设置SG0 = 1 ， SG1 = 0， SL0
x
=
1.输出缓冲器被禁止。除了MC
0
而MC
7
该反馈信号是相邻的I / O 。对于MC
0
而MC
7
反馈信号引脚1和11。这些组态
配给总结在表1，并在所示的
图2中。
表1.宏单元CON组fi guration
注册输出配置
控制位设置为SG0 = 0 ， SG1 = 1和SL0
x
=
0只有一个注册的配置。所有八个
乘积项可作为输入或门。
数据极性由SL1确定
x
.
触发器是
在CLK的低到高的跳变装。该
反馈路径是从
Q
在登记册上。输出
缓冲器由启用
OE 。
组合刀豆网络gurations
该PALCE16V8有三种组合输出CON-
音型：专用输出在非注册设备，
I / O在非注册的设备和I / O的注册
装置。
SG0 SG1 SL0
X
小区配置器件仿真
设备使用寄存器
0
1
0
注册输出PAL16R8 ， 16R6 ，
16R4
0
1
1
组合I / O PAL16R6 ， 16R4
设备采用无寄存器
1
0
0
组合
PAL10H8 ， 12H6 ，
产量
14H4 ， 16H2 ， 10L8 ，
12L6, 14L4, 16L2
1
0
1
输入
PAL12H6 ， 14H4 ，
16H2 ， 12L6 ， 14L4 ，
16L2
1
1
1
组合I / O PAL16L8
可编程输出极性
每个宏单元的极性可以是高有效或AC-
略去低，要么匹配输出信号需要或
降低产品的条款。可编程极性允许
布尔表达式将被写入在其最紧凑
形式（真或倒置） ，而输出还是可以的
所需的极性。它还可以保存“ DeMorganizing ”
努力。
选择是通过一个可编程的位SL1
x
哪
控制的异或门在与门的输出/
OR逻辑。输出为高电平有效，如果SL1
x
是1和活性
如果低SL1
x
是0 。
在一个非登记专用输出
设备
控制位设置SG0 = 1 ， SG1 = 0， SL0
x
=
0这八个方面的产品提供给或门。
虽然宏单元是一个专用的输出，所述馈
背面的情况下，除销15和16引脚的
图15和16不使用反馈在此模式。因为
CLK和
OE
未在非注册装置中使用，
管脚1和11是作为输入信号。引脚1的意志
2-40
PALCE16V8家庭
最终科幻
COM'L ： H-5 /7/10 /15/ 25 Q -10 /二十五分之一十五
IND ：H -10/15 /25 C- 20/25
PALCE16V8家庭
EE CMOS 20引脚通用可编程阵列逻辑
特色鲜明
s
引脚和功能与所有20引脚兼容
GAL器件
s
电可擦除CMOS技术
提供了可重构逻辑和全
可测性
s
高速CMOS技术
- 5 ns的传播延迟为“-5”版本
- 7.5 ns的传播延迟为“ -7”版本
s
直插式替代PAL16R8
系列和大部分PAL10H8系列
s
输出可编程为注册或
组合中的任何组合
s
外围组件互连（PCI ）
柔顺
s
可编程输出极性
s
可编程的启用/禁用控制
s
预加载输出寄存器可测性
s
上电自动复位寄存器
s
高性价比的20引脚塑料DIP ， PLCC ，和
SOIC封装
s
丰富的第三方软件和编程
通过FusionPLD合作伙伴支持
s
经过全面测试的100 ％的编程和
官能的产率和高可靠性
s
5 ns的版本采用了分体式的引线框架
改进的性能
概述
该PALCE16V8是一种先进的PAL器件建成
低功耗，高速，电可擦除的CMOS
技术。它与所有的20管脚功能兼容
GAL器件。宏单元提供了一个通用的设备
架构。该PALCE16V8将直接更换
PAL16R8和PAL10H8系列器件，与例外
和灰PAL16C1的。
该PALCE16V8利用熟悉的加总产品
（和/或）体系结构，允许用户实现
复杂的逻辑功能容易且高效。多种
组合逻辑的电平总是可以被减小到
加总的产品形式，采取的非常有优势
宽输入盖茨在PAL制式的设备可用。该方程
系统蒸发散通过浮点编程到器件
门单元的与逻辑阵列中，可擦除
电。
固定或阵列允许多达八个数据的乘积项
每个输出为逻辑功能。这些乘积之和
喂输出宏单元。每个宏单元可以亲
编程作为注册或组合使用主动 -
高或低电平有效输出。输出配置
通过两个全局位和1位当地确定
控制四个多路复用器在每个宏单元。
AMD的FusionPLD程序允许PALCE16V8 DE-
标志使用各种流行的实现
行业标准的设计工具。通过与紧密合作
在FusionPLD的合作伙伴，AMD认证的工具
提供准确，高质量的支持。通过确保三阶
党的工具可用，成本降低，因为
设计师不必买了一套完整的新
工具为每个设备。该FusionPLD方案还
极大地缩短了设计时间，因为设计师可以使用
工具已安装和熟悉。
2-36
出版＃
16493
启示录
D
发行日期：
1996年2月
修订
/0
AMD
订购信息
商用和工业产品
可与多种订购选项AMD的可编程逻辑产品，为商业和工业应用。该
顺序号（有效组合）被组合形成：
PAL
CE
16 V 8轰-5 P C / 5
家庭类型
PAL =可编程阵列逻辑
技术
CE = CMOS电可擦除
数
ARRAY INPUTS
输出类型
V =通用
输出数
动力
H =半功率（ 90 - 125毫安我
CC
)
Q =季度电力（ 55毫安我
CC
)
速度
-5 = 5纳秒吨
PD
-7 = 7.5纳秒吨
PD
-10 = 10纳秒吨
PD
-15 = 15纳秒吨
PD
-20 = 20纳秒吨
PD
-25 = 25纳秒吨
PD
随机处理
空白=标准处理
编程标志
空白=初始算法
/ 4 =第一次修改
/ 5 =第二次修改
（相同的算法如/ 4）的
工作条件
C =商业（ 0
°
C至+75
°
C)
I =工业级（ -40
°
C至+ 85
°
C)
套餐类型
P = 20引脚塑料DIP （ PD 020 ）
J = 20引脚塑封有引线芯片
载体（ PL 020 ）
S = 20引脚塑料鸥翼
小外形封装（ SO 020 ）
有效组合
PALCE16V8H-5
PALCE16V8H-7
PALCE16V8H-10
PALCE16V8Q-10
PALCE16V8H-15
PALCE16V8Q-15
PALCE16V8Q-20
PALCE16V8H-25
PALCE16V8Q-25
JC
PC机， JC
PC机， JC ， SC ， PI ， JI
PC机， JC ， SC
PC机， JC ， SC ， PI ， JI
PC机， JC
PI ， JI
PC机， JC ， SC ， PI ， JI
PC机， JC ， PI ， JI
/5
/4
/5
有效组合
有效组合列表配置计划
在体积为这个设备被支持。请教
当地的AMD销售办事处，以确认可用性
特定网络有效组合，以及新近检查
发布组合。
空白，
/4
2-38
PALCE16V8H -5 /7/10 /15/ 25 Q-10 /15 /图25（ Com'l ）
H-10 /15/ 25 C- 20/25 （茚基）
AMD
功能说明
该PALCE16V8是一个普遍的PAL器件。它有八个
可独立配置的宏单元（ MC
0
–
MC
7
).
每个宏单元可配置为注册的输出，
输出组合，组合I / O或专用IN-
放。编程矩阵实现了编程
序的AND逻辑阵列，它驱动一个固定或逻辑
数组。缓存用于设备投入具有互补
输出，以提供用户可编程的输入信号宝
larity 。引脚1和11成为无论是作为数组输入或
时钟（CLK）和输出使能（OE ） ，分别用于所有
触发器。
未使用的输入引脚应直接连接到V
CC
或GND 。
产品方面与所有位编程（断开
连接的）假设的逻辑高电平状态和产品
既如此任何输入信号和补充条款
连假设的逻辑低状态。
在PALCE16V8可编程功能
从用户的设计自动配置
规范。设计规范是由加工
开发软件，以验证设计和创建
编程文件（ JEDEC ） 。这个文件，一旦下载
给程序员，根据配置该设备
用户所希望的功能。
该用户被赋予与两个设计方案
PALCE16V8 。首先，它可以被编程为标准
从PAL16R8和PAL10H8 PAL系列设备。
在PAL程序员制造商将提供设备
为标准的PAL器件结构代码是
与PALCE16V8使用。程序员会亲
克的PALCE16V8在相应architec-
真实存在。这使用户能够使用现有的标准的PAL
未做任何更改设备JEDEC文件
他们。可选地，该设备可以被编程为
一个PALCE16V8 。这里，用户必须使用PALCE16V8
设备代码。此选项允许的充分利用
宏单元。
11
0X
10
OE
V
CC
11
10
00
01
To
邻
MACROCELL
SL0 X
SG1
11
0X
D
SL1
X
CLK
Q
Q
10
11
0X
* SG1
SL0
X
10
I / O
X
从
邻
针
16493D-4
*在宏MC
0
而MC
7
,
SG1被替换
SG0
该反馈多路复用器。
PALCE16V8宏单元
PALCE16V8家庭
2-39
AMD
CON组fi guration选项
每个宏单元可被配置为在后续的一个
荷兰国际集团：注册输出组合输出， combinato-
里亚尔I / O ，或专用输入。在已注册的输出
配置中，输出缓冲器被使能
OE
引脚。
中的组合结构中，缓冲器是任
由乘积项或控制始终处于启用状态。在
专用输入配置，它总是被禁用。同
除了MC的
0
而MC
7
，构成一个宏小区
作为一个专用的输入从一个AD-导出的输入信号
体内或相邻的I / O 。 MC
0
从11脚（ OE ）获得它的输入和
MC
7
从1脚（ CLK ） 。
宏蜂窝配置由CON组控制
成形控制字。其中包含2全球位（ SG0
和SG1 ）和16位本地（ SL0
0
通过SL0
7
和SL1
0
通过SL1
7
） 。 SG0判断寄存器是否会
被允许。 SG1确定是否PALCE16V8
将模拟PAL16R8家庭或PAL10H8 DE-家庭
副。在每个宏单元， SL0
x
在与结合
SG1 ，选择宏小区的配置，并
SL1
x
设置为活动低电平或高电平有效的输出
对于个人宏蜂窝。
配置位的工作，充当控制输入
在宏小区中的多路复用器。有四个mul-
tiplexers ：一个乘积项输入，使能选择，一个输出
把选择和反馈选择多路转换器。 SG1和
SL0
x
对于所有四个多路复用器的控制信号。在
MC
0
而MC
7
,
SG0
取代的反馈SG1 mul-
路开关。这个可容纳CLK作为相邻
引脚MC
7
和
OE
相邻引脚MC
0
.
用MC的反馈路径
7
与销11将使用
MC的反馈路径
0
.
组合I / O中的未注册
设备
该控制位的设置是SG 0 = 1， SG 1 = 1，并且SL0
x
=
1.只有7个产品的条款提供给OR
门。第八乘积项被用于使能输出
把缓冲区。在I / O引脚的信号被反馈到
与通过反馈多路复用器阵列。这允许
引脚被用作输入。
由于CLK和
OE
未在非注册使用
装置中，销1和11都可以用作输入。引脚1的意志
用MC的反馈路径
7
与销11将使用
MC的反馈路径
0
.
组合I / O在已登录的设备
控制位设置为SG0 = 0 ， SG1 = 1和SL0
x
=
1.只有7个产品的条款提供给OR
门。第八乘积项被用作输出
启用。该反馈信号是相应的I / O的
信号。
专用输入CON组fi guration
控制位设置SG0 = 1 ， SG1 = 0， SL0
x
=
1.输出缓冲器被禁止。除了MC
0
而MC
7
该反馈信号是相邻的I / O 。对于MC
0
而MC
7
反馈信号引脚1和11。这些组态
配给总结在表1，并在所示的
图2中。
表1.宏单元CON组fi guration
注册输出配置
控制位设置为SG0 = 0 ， SG1 = 1和SL0
x
=
0只有一个注册的配置。所有八个
乘积项可作为输入或门。
数据极性由SL1确定
x
.
触发器是
在CLK的低到高的跳变装。该
反馈路径是从
Q
在登记册上。输出
缓冲器由启用
OE 。
组合刀豆网络gurations
该PALCE16V8有三种组合输出CON-
音型：专用输出在非注册设备，
I / O在非注册的设备和I / O的注册
装置。
SG0 SG1 SL0
X
小区配置器件仿真
设备使用寄存器
0
1
0
注册输出PAL16R8 ， 16R6 ，
16R4
0
1
1
组合I / O PAL16R6 ， 16R4
设备采用无寄存器
1
0
0
组合
PAL10H8 ， 12H6 ，
产量
14H4 ， 16H2 ， 10L8 ，
12L6, 14L4, 16L2
1
0
1
输入
PAL12H6 ， 14H4 ，
16H2 ， 12L6 ， 14L4 ，
16L2
1
1
1
组合I / O PAL16L8
可编程输出极性
每个宏单元的极性可以是高有效或AC-
略去低，要么匹配输出信号需要或
降低产品的条款。可编程极性允许
布尔表达式将被写入在其最紧凑
形式（真或倒置） ，而输出还是可以的
所需的极性。它还可以保存“ DeMorganizing ”
努力。
选择是通过一个可编程的位SL1
x
哪
控制的异或门在与门的输出/
OR逻辑。输出为高电平有效，如果SL1
x
是1和活性
如果低SL1
x
是0 。
在一个非登记专用输出
设备
控制位设置SG0 = 1 ， SG1 = 0， SL0
x
=
0这八个方面的产品提供给或门。
虽然宏单元是一个专用的输出，所述馈
背面的情况下，除销15和16引脚的
图15和16不使用反馈在此模式。因为
CLK和
OE
未在非注册装置中使用，
管脚1和11是作为输入信号。引脚1的意志
2-40
PALCE16V8家庭
QQ：2881677436 复制
