商业/工业
PA7536 PEEL阵列
可编程电可擦除逻辑阵列
多才多艺的逻辑阵列架构
- 12个I / O ， 14个输入，36个寄存器/锁存器
- 高达36逻辑单元输出功能
- 解放军的结构与真正的乘积项共享
- 逻辑功能和寄存器可以将I / O埋
理想的组合，同步和
异步逻辑应用
- 多PLD和随机逻辑的整合
- 地埋柜，复杂的状态机
- 比较器，解码器，复用器和
等宽门功能
高速商用和工业版本
- 尽可能快9ns / 15ns的（ tpdi / tpdx ） ， 83.3MHz （F
最大
)
- 工业级可用于4.5 5.5V V
CC
和
-40到+85°C的温度
CMOS电可擦除技术
- 可重编程的28引脚DIP ， SOIC和PLCC
套餐
灵活的逻辑单元
- 最多3个输出功能每个逻辑单元
- D， T和JK具有特殊功能寄存器
- 独立或全局时钟，复位，预置位，
时钟极性和输出使能
- 加总的产品逻辑输出使能
开发和编程支持
- 信息和通信技术WinPLACE开发软件
- 钳工的ABEL ，中国政法大学和其他软件
- 编程流行的第三方支持
程序员
概述
该PA7536是可编程电的一员
可擦除逻辑（ PEEL ）的基础上阵列系列ICT的
CMOS EEPROM技术。 PEEL 阵列免费
设计师们从普通的可编程逻辑器件的限制
提供所需的架构的灵活性和速度
今天的可编程逻辑设计。在PA7536报价
通用的逻辑阵列架构， 12个I / O引脚， 14个输入
销和36的寄存器/锁存器（ 12埋逻辑单元， 12
输入寄存器/锁存器和12个埋寄存器/锁存器） 。其
逻辑阵列实现加总产品的50逻辑功能
这一份额64乘积项。该PA7536的逻辑和I / O
细胞（低成本航空公司，国际石油公司）是非常灵活的，提供高达
每个细胞（共36所有12个逻辑三个输出功能
细胞）。细胞可被配置为D，T和JK寄存器用
独立或全局时钟，复位，预置，时钟
极性，以及其他特殊功能，使得PA7536
适用于各种组合的，同步和
异步逻辑的应用程序。该PA7536提供引脚
兼容性和超集功能，以流行的28引脚
可编程逻辑器件，如26V12 。因此，设计了超过
这种装置的结构可以扩展时。该
PA7536支持的速度一样快， 9ns / 15ns的（ tpdi / tpdx ）
和83.3MHz （F
最大
）和中等功率消耗
60毫安（ 45毫安典型值） 。包装包括28引脚DIP ，
SOIC和PLCC （参见图1） 。发展和
为PA7536编程支持通过提供信息和通信技术
与流行的第三方开发工具的厂商。
图1.引脚配置
I / C LK1
I
I
I
I
I
VC
I
I
I
I
I
I
I
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
I / C LK2
I / O
I / O
I / O
I / O
I / O
I / O
摹ND
I / O
I / O
I / O
I / O
I / C LK1
I / O
I / O
I
I
I
I / C LK2
I / C LK1
I
I
I
I
I
VC
I
I
I
I
I
I
I
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
I / C LK2
I / O
I / O
I / O
I / O
I / O
I / O
摹ND
I / O
I / O
I / O
I / O
I / O
I / O
图2.框图
2输入/
摹叶形锁销
摹叶形
ELLS
12输入P插件
输入
细胞
（ IN C ）
2
76 (38X 2)
一个rray输入
真实
COM PLEM耳鼻喉科
I / O
ELLS
（ IO C）
隐藏
逻辑
逻辑功能
到I / O单元
12个I / O引脚
12
12
S 0 IC / TS S 0 P
I / O
I / O
12
I / CL K1
I
I
I
I / O策LLS
在P UT ELLS
全球巴升策LLS
I / CL K2
I / O
I / O
I / O
I / O
I / O
I / O
摹ND
I / O
I / O
I / O
L OG集成电路有限公司ntro升权证LLS
I / O
I / O
L OG IC
ARRAY
D IP信息
4
I
I
VC
I
I
I
I
5
6
7
8
9
10
11
12 13 14 15 16 17 18
3
2
1 28 27 26
25
24
23
22
21
20
19
I / O
I / O
I / O
I / O
摹ND
I / O
I / O
I
I
VC
I
I
I
I
I
I
I
A
B
C
D
逻辑
ONTROL
ELLS
（ LC C）
12
2总和相S
3产品相S
对于G叶形 ELLS
12
48总和相S
（每LC C四）
12 C逻辑ONTROL细胞
每单元最多3个输出函数
（ 36总输出功能可能）
P A7536
I / O
0 8-1 6-0 02 A
I / O
I / O
I / O
I / O
PLCC
08-16-001A
I
I
I
1
04-02-052D
商业/工业
内的逻辑阵列
皮尔阵列架构的心脏是基于
同样，由PLA （可编程逻辑阵列结构
与可编程或）。逻辑阵列实现所有
逻辑功能，并提供互连和控制
的细胞。根据PEEL 阵列中选择一个
38至62的输入范围可为从该阵列
I / O单元，输入单元和输入/全局时钟引脚。
所有的输入同时提供真正的和补充的信号，这
可被编程到阵列中的任何一个乘积项。该
其中PEEL 阵列范围内的产品数量方面
从67到125的所有乘积项（除
某一些馈送到全球的细胞）可以是可编程地
连接到任何的总和，计算所述逻辑控制单元的
（ 4相加，计算每个逻辑控制单元） 。产品条款及
求和范围亦路由到全局细胞为对照
的目的。图3示出了逻辑的详细图
阵列结构。
确保了产品的术语用于他们在哪里
需要的，而不是留下未使用或复制。其次，在
加总的副产物提供给逻辑单元的功能可以
用于时钟，复位，预置和输出使能
而不仅仅是简单的产品，长期控制。
皮尔逻辑阵列也可以实现逻辑功能
与在一个单一层次的延迟许多产品条款。为
例如一个16位比较器需要32共享的产物
条款实施16异或功能。该
PEEL 逻辑阵列可以轻松地处理这一个级别
延时。其他的PLD / CPLD的两种用完了产品条款
或需要扩展或附加的逻辑电平，通常
性能降低和时间偏移。
逻辑控制单元（ LCC ）
逻辑控制单元格（ LCC）的用于分配和控制
逻辑阵列中创建的逻辑功能。每个LCC有
四个主输入和三个输出。输入到各
LCC是积求和的完整逻辑从功能
阵列，它可以用于实现组合和
顺序逻辑功能，并控制LCC的寄存器和
I / O单元输出使能。
给G叶形有丝
系统时钟
预设
RegType复位
从
IO ELLS
（ IO C， INC。 ，
I / CLK ）
38阵列输入
N / O FF
MUX
从
逻辑
控制
细胞
（ LCC）的
P
D，T ，J
Q
To
ARRAY
MUX
K
EG
R
To
摹叶形
细胞
67产品牛逼ERM s
从
ARRAY
A
B
C
D
MUX
To
I / O
CELL
To
逻辑控制
细胞
（ LCC）的
08 -16-0 04A
08-16-003A
图4.逻辑控制单元结构图
如图4所示， LCC是由三个信号的
路由多路复用器和一个多功能寄存器
同步或异步D，T或JK寄存器
（主频-SR寄存器，它们是JK的一个子集，也
可能的话） 。参见图5， EEPROM的存储单元被用于
编程所需的配置。四求和OF-
产品逻辑函数（ SUM条款A，B ， C和D ）馈
到从逻辑阵列的每个LCC 。每一个和项即可
选择性地用于多种功能，列出如下。
P A 75 36逻辑一rray
50心相S
图3 PA7536逻辑阵列
真正的乘积项共享
皮尔逻辑阵列提供了几个优势
常见的PLD逻辑阵列。首先，它允许为真产品 -
长期共享，而不是简单的产品长期的转向，如
在其他的CPLD普遍。产品长期共享
2
04-02-052D
商业/工业
总和-A = D，T ，J或总和-A
总和-B =预置， K或心-B
总和-C =复位，时钟，SUM -C
总和-D =时钟，输出使能，森-D
P
，D R例如是德
经过超频Q = D
第三，一个输出使能或额外掩埋逻辑
功能。多功能PEEL 阵列逻辑单元是
相当于其他可编程逻辑器件，两个或三个宏小区哪些
有每个单元只有一个输出。它们还允许寄存器
真正从掩埋的I / O引脚，但不限制他们输入 -
只有（参见图8和图9）。
给G叶形有丝
输入的C ELL 锁
D
Q
B EST进行存储， SIM PLE专柜，
转换器和状态M achines与
少保持（循环）的条件。
R
T
P
Q
牛逼例如是德
Q切换瓦特母鸡T = 1
Q持有瓦特母鸡T = 0
EG /
LATCH
Q
M UX
R
B EST的瓦特IDE二进制计数器（节省
产品长期S）和状态M achines
瓦特第i M任何保留（环路）的条件。
输入
P
的Kr例如是德
Q切换瓦特母鸡J / K = 1/1
Q持有瓦特母鸡J / K = 0/0
Q = 1
瓦特母鸡J / K = 1/0
Q = 0
瓦特母鸡J / K = 0/1
输入
To
一个rray
输入的C ELL （ INC ）
J
Q
K
R
无论D和T了C OM bines功能
寄存器。
08-16-005A
给G叶形有丝
输入的C ELL 锁
图5. LCC注册类型
SUM- A可以作为D，T或寄存器了J输入或
组合路径。 SUM -B可以作为K个输入，或
预置到寄存器，或者一个组合路径。 SUM - C可
是时钟，复位到寄存器，或者一个组合
路径。 SUM- D可以在时钟的寄存器的输出
启用该连接的I / O单元，或内部反馈
节点。需要注意的是该款项的控制时钟，复位，预置
和输出使能积和功能齐全，
不仅仅是产品方面，与大多数其它可编程逻辑器件。这也
意味着任何输入或I / O引脚可以用作一个时钟或
其他的控制功能。
主要是提供从全局小区几个信号
同步（全球）寄存器控制。全局小区
信号被发送到所有的低成本航空公司。这些信号包括一个
的正极性或负极性的高速时钟，全球
预设和复位，以及一个特殊的寄存器型控制该
有选择地允许寄存器类型的动态切换。这
最后一个功能是对节能产品而言特别有用
实施可装载计数器和状态机时，
由从D型动态切换寄存器加载和
T型寄存器的计数（参见图11） 。
Q
EG /
LATCH
To
一个rray
输入
M UX
M UX
从
逻辑
ONTROL
有丝
A， B，C
or
Q
M UX
在I / O P
M UX
D
1 0
I / O有丝（ IO C）
08-16-006A
图6. I / O单元结构图
D
Q
IO C / IN C R例如是德
后时钟的上升沿Q = D
持有，直到下一个上升沿
L
Q
IO C / IN C L的TC
Q = L瓦特母鸡时钟为高
持有值W母鸡时钟低
多路输出每逻辑单元
逻辑控制单元的一个重要特点是它的能力
让每单元多路输出功能，每个操作系统
独立。如示于图4中， 2的三
输出可以选择从寄存器或输出Q
森A， B或C的组合路径。因此，一个LCC的输出
可以注册，一个输出可以是组合和
3
08-16-007A
图7.国际奥委会的寄存器配置
04-02-052D
商业/工业
输入单元（ INC ）
输入单元格（ INC）都包含在专用的输入引脚。该
在INC。的方框图如图6所示。每一INC。
由一个多路复用器和一个寄存器/透明锁存器，
它可以从由所选择的各种源的时钟
全球电池。该寄存器上升沿计时。闩锁
透明时，时钟为高且锁定在
时钟的失败边缘。寄存器/锁存器也可
绕过一个非注册的输入。
环球细胞
全局细胞，如图10所示，用于引导
全局时钟信号和/或控制条件的低成本航空公司，国际石油公司
和政府间谈判委员会。全球电池允许的时钟被选中
从CLK1管脚， CLK2，销，或从一个乘积项
逻辑阵列（ PCLK ） 。它们还提供了极性控制
国际奥委会时钟使能的上升或下降时钟边沿输入
寄存器/锁存器。请注意，每个个体的LCC时钟有
其自身的极性控制。全球小区包括求和OF-
产品控制方面的全局复位和预置，以及
快速的产品长期控制LCC寄存器型，用于
保存条件的产品可加载计数器和状态
机（参见图11） 。在PA7536提供了两个
全球性的细胞分裂和LCC国际石油公司分为两组，
A中的低成本航空公司和国际石油公司和B.半使用全局小区A ，半
使用全局小区B.这意味着，例如，两个高速
全局时钟可以使用的LCC之间。
CLK 1
CLK 2
MUX
P CLK
在C C锁
I / O单元（ IOC）
所有PEEL 阵列具有I / O单元（ IOC）如上所示
图6.输入到国际石油公司可以从任何的馈
的LCC阵列中。每一个国际奥委会包括路由和控制
多路复用器，输入寄存器/透明锁存器，一个三
态缓冲器和输出极性控制。寄存器/
锁存器可以从不同的来源确定的时钟
由全球小区。它也可以被绕过一个非
注册的输入。在7536国际奥委会的一个特点是使用
SUM -D为一个反馈到阵列时，在I / O引脚
专用输出。这使得更多的寄存器埋
和逻辑路径。 （ ，参见图8 &见图9）。
摹叶形有丝： IN C
摹roup一& B
CLK 1
Q
D
MUX
LC C C锁
CLK 2
MUX
IO C C锁
输入瓦特第i个可选
注册/锁存
I / O
P CLK
如式
P重置
RESET
LC C R如-T YP é
LC P重置
LC C R esets
I / O瓦特第i个
independe新台币
输出ENA BLE
1
A
B
C
D
OE
08-16-008A
D
Q
摹叶形有丝： LC & IO
08-16-010A
2
图10.全局细胞
从叶形 ELL 如-T的YPE
图8. LCC & IOC带两个输出
例如是德牛逼黄页式C h的N G - é F E A重恩
Q
D
D
P
Q
B uried或注册
逻辑路径
本安输出
R
摹叶形有丝可以DYNAM ically更改用户
选择LC I2C寄存器从D到T或从D-
到JK 。 他的SAV ES产品期限S表示可加载
专柜或站TE米achines 。使用为D瑞吉器
加载，作为T或JK计数。牛逼IM ING异体瓦特s
DYNAM IC歌剧化。
1
A
B
C
D
2
3
Q
T
P
E X A M P文件：
P产品为准长期S表示10位二进制可加载的Unter合作
Q
D使用57督促UCT长期S（ 47数， 10的负载）
T采用30督促UCT长期S（ 10数， 20的负载）
D / T采用20乘积项S（ 10计， 10路AD）
08-16-011A
08 -16-009A
R
图9. LCC &奥委会提供三路输出
4
图11.注册类型切换功能
04-02-052D
商业/工业
PEEL 阵列开发支持
为PEEL 阵列的开发支持由设
信息通信技术和流行的开发工具制造商。信息和通信技术
提供了强大的WinPLACE开发软件（免费
合格的PLD设计人员） 。该WinPLACE软件
包括建筑的编辑器，编译器逻辑，波形
模拟器，文档，工具和编程
界面。该WinPLACE编辑图形说明和
控制PEEL 阵列的架构，使得
整体设计简单易懂，同时允许
布尔逻辑方程的有效性，状态机
设计和真理表项。该WinPLACE编译
进行逻辑转换和还原，使其
可以在几乎任何方式和合适的指定方程式
最可能的逻辑，在每一个设计。 WinPLACE也
提供了一种多级逻辑模拟器允许外部和
内部信号被模拟，并通过一个分析
波形显示（参见图12 ，图13和图14）
意想不到的变化可以迅速且不做
浪费。 PEEL 阵列的编程支持
流行的第三方编程。
设计安全性和签名字
皮尔阵列提供了一个特殊的EEPROM安全位
防止未经授权的读取或设计的复制。
一旦设定，剥离阵列的编程位
不能被访问，直到整个芯片已
电擦除。另一种编程功能，
签名字，允许用户自定义代码，以
编入PEEL 阵列。该代码可以读
回连后的安全位被置位。签名
词可以被用于识别在所编程的图案
设备或记录的设计修改。
图13 - WinPLACE LCC和IOC屏幕
图12 - WinPLACE建筑编辑器
PA7536
PEEL 阵列的发展也支持流行
开发工具，如亚伯和中国政法大学，通过信息通信技术的
PEEL 阵列钳工。一种特殊的智能翻译工具增加了
的能力，以直接转换的JEDEC文件等
设备分为相等的JEDEC文件引脚兼容
PEEL 阵列。
程序设计
PEEL 数组是EE -可重编程中的所有包
类型，塑料DIP ， PLCC ， SOIC和TSSOP封装。这使得
他们在实验室的理想开发工具。 EE-
可重编程也是生产有用的，可以让
图14 - WinPLACE模拟器屏幕
04-02-052D
5
PA7536 PEEL阵列
可编程电可擦除逻辑阵列
多才多艺的逻辑阵列架构
- 12个I / O ， 14个输入，36个寄存器/锁存器
- 高达36逻辑单元输出功能
- 解放军的结构与真正的乘积项共享
- 逻辑功能和寄存器可以将I / O埋
理想的组合，同步和
异步逻辑应用
- 多PLD和随机逻辑的整合
- 地埋柜，复杂的状态机
- 比较器，解码器，复用器和
等宽门功能
高速商用和工业版本
- 尽可能快9ns / 15ns的（ tpdi / tpdx ） ， 83.3MHz （F
最大
)
- 工业级可用于4.5 5.5V V
CC
和
-40到+85°C的温度
CMOS电可擦除技术
- 可重编程的28引脚DIP ， SOIC和PLCC
套餐
灵活的逻辑单元
- 最多3个输出功能每个逻辑单元
- D， T和JK具有特殊功能寄存器
- 独立或全局时钟，复位，预置位，
时钟极性和输出使能
- 加总的产品逻辑输出使能
开发和编程支持
- 易亨电子WinPLACE开发软件
- 钳工的ABEL和其他软件
- 编程流行的第三方支持
编程器
概述
该PA7536是可编程电的一员
可擦除逻辑（ PEEL ）的基础上阵列系列ICT的
CMOS EEPROM技术。 PEEL 阵列免费
设计师们从普通的可编程逻辑器件的限制
提供所需的架构的灵活性和速度
今天的可编程逻辑设计。该PA7536提供
通用的逻辑阵列架构， 12个I / O引脚， 14个输入
销和36的寄存器/锁存器（ 12埋逻辑单元， 12
输入寄存器/锁存器和12个埋寄存器/锁存器） 。其
逻辑阵列实现加总产品的50逻辑功能
这一份额64乘积项。该PA7536的逻辑和I / O
细胞（低成本航空公司，国际石油公司）是非常灵活的，提供高达
每个细胞（共36所有12个逻辑三个输出功能
细胞）。细胞可被配置为D，T和JK寄存器用
独立或全局时钟，复位，预置，时钟
极性，以及其他特殊功能，使得PA7536
适用于各种组合的，同步和
异步逻辑的应用程序。该PA7536提供引脚
兼容性和超集功能，以流行的28引脚
可编程逻辑器件，如26V12 。因此，设计了超过
这种装置的结构可以扩展时。该
PA7536支持的速度一样快， 9ns / 15ns的（ tpdi / tpdx ）
和83.3MHz （F
最大
）在中等功率消耗
105毫安（ 75毫安典型值） 。包装包括28引脚DIP ，
SOIC和PLCC （参见图1） 。发展和
为PA7536编程支持由设
易亨电子和流行的第三方开发工具
生产厂家。
图1.引脚配置
I/CLK1
I
I
I
I
I
VCC
I
I
I
I
I
I
I
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
I/CLK2
I / O
I / O
I / O
I / O
I / O
I / O
GND
I / O
I / O
I / O
I / O
I / O
I / O
I/CLK1
I
I
I
I
I
VCC
I
I
I
I
I
I
I
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
I/CLK2
I / O
I / O
I / O
I / O
I / O
I / O
GND
I / O
I / O
I / O
I / O
I / O
I / O
图2.框图
2输入/
全局时钟引脚
全球
细胞
76 (38X2)
ARRAY INPUTS
真实
COM二进制补码
12
隐藏
逻辑
逻辑功能
到I / O单元
I / O
细胞
（ IOC）
12个I / O引脚
12输入引脚
输入
细胞
（ INC）
2
12
S 0 IC
I/CLK1
I/CLK2
I / O
I / O
12
I / CL K1
I
I
I
在P UT ELLS
I
I / O策LLS
全球巴升策LLS
I / CL K2
I / O
I / O
I / O
I / O
I / O
I / O
摹ND
I / O
I / O
I / O
L OG集成电路有限公司ntro升权证LLS
I / O
I / O
I / O
L OG IC
ARRAY
D IP信息
4
I
I
VCC
I
I
I
I
5
6
7
8
9
10
11
12 13 14 15 16 17 18
3
2
1 28 27 26
25
24
23
22
21
20
19
I / O
I / O
I / O
I / O
GND
I / O
I / O
A
B
C
D
逻辑
控制
细胞
（ LCC）的
I
I
I
12
12
I
VC
I
I
I
I
I
I
I
08 -16 -0 01A
2项之和
3产品相S
全球电池
48总和相S
（每LCC 4 ）
12逻辑控制细胞
每单元最多3个输出函数
（ 36总输出功能可能）
I
I
I
I / O
I / O
I / O
I / O
PLCC
P A7536
0 8-1 6-0 02 A
1
04-02-052A
内的逻辑阵列
皮尔阵列架构的心脏是基于
同样，由PLA （可编程逻辑阵列结构
与可编程或）。逻辑阵列实现所有
逻辑功能，并提供互连和控制
的细胞。根据PEEL 阵列中选择一个
38至62的输入范围可为从该阵列
I / O单元，输入单元和输入/全局时钟引脚。
所有的输入同时提供真正的和补充的信号，这
可被编程到阵列中的任何一个乘积项。该
其中PEEL 阵列范围内的产品数量方面
从67到125的所有乘积项（除
某一些馈送到全球的细胞）可以是可编程地
连接到任何的总和，计算所述逻辑控制单元的
（ 4相加，计算每个逻辑控制单元） 。产品条款及
求和范围亦路由到全局细胞为对照
的目的。图3示出了逻辑的详细图
阵列结构。
确保了产品的术语用于他们在哪里
需要的，而不是留下未使用或复制。其次，在
加总的副产物提供给逻辑单元的功能可以
用于时钟，复位，预置和输出使能
而不仅仅是简单的产品，长期控制。
皮尔逻辑阵列也可以实现逻辑功能
与在一个单一层次的延迟许多产品条款。为
例如一个16位比较器需要32共享的产物
条款实施16异或功能。该
PEEL 逻辑阵列可以轻松地处理这一个级别
延时。其他的PLD / CPLD的两种用完了产品条款
或需要扩展或附加的逻辑电平，通常
性能降低和时间偏移。
逻辑控制单元（ LCC ）
逻辑控制单元格（ LCC）的用于分配和控制
逻辑阵列中创建的逻辑功能。每个LCC有
四个主输入和三个输出。输入到各
LCC是积求和的完整逻辑从功能
阵列，它可以用于实现组合和
顺序逻辑功能，并控制LCC的寄存器和
I / O单元输出使能。
给G叶形有丝
系统时钟
预设
RegType复位
从
IO ELLS
（ IO C， INC。 ，
I / CLK ）
38阵列输入
N / O FF
MUX
P
D，T ，J
Q
从
逻辑
控制
细胞
（ LCC）的
To
ARRAY
MUX
K
EG
R
To
摹叶形
细胞
67产品牛逼ERM s
从
ARRAY
A
B
C
D
MUX
To
I / O
CELL
To
逻辑控制
细胞
（ LCC）的
08 -16-0 04A
08-16-003A
图4.逻辑控制单元结构图
如图4所示， LCC是由三个信号的
路由多路复用器和一个多功能寄存器
同步或异步D，T或JK寄存器
（主频-SR寄存器，它们是JK的一个子集，也
可能的话） 。参见图5， EEPROM的存储单元被用于
编程所需的配置。四求和OF-
产品逻辑函数（ SUM条款A，B ， C和D ）馈
到从逻辑阵列的每个LCC 。每一个和项即可
选择性地用于多种功能，列出如下。
PA 7536逻辑阵列
50心相S
图3 PA7536逻辑阵列
真正的乘积项共享
皮尔逻辑阵列提供了几个优势
常见的PLD逻辑阵列。首先，它允许为真产品 -
长期共享，而不是简单的产品长期的转向，如
在其他的CPLD普遍。产品长期共享
2
04-02-052A
总和-A = D，T ，J或总和-A
总和-B =预置， K或心-B
总和-C =复位，时钟，SUM -C
总和-D =时钟，输出使能，森-D
D
P
，D R例如是德
经过超频Q = D
第三，一个输出使能或额外掩埋逻辑
功能。多功能PEEL 阵列逻辑单元是
相当于其他可编程逻辑器件，两个或三个宏小区哪些
有每个单元只有一个输出。它们还允许寄存器
真正从掩埋的I / O引脚，但不限制他们输入 -
只有（参见图8和图9）。
从全局单元
输入单元格的时钟
Q
最适合的存储， SIM PLE专柜，
转换器和状态M achines与
少保持（循环）的条件。
R
T
P
Q
牛逼例如是德
Q切换，当T = 1
Q持有当T = 0
REG /
LATCH
Q
R
最宽的二进制计数器（节省
产品长期S）和状态M achines
与M任何保留（环路）的条件。
输入
P
的Kr例如是德
Q切换时， J / K = 1/1
Q持有当J / K = 0/0
Q =1
当J / K = 1/0
Q =0
当J / K = 0/1
M UX
输入
To
ARRAY
输入单元（ INC ）
J
K
Q
R
COM bines两个D和T的功能
寄存器。
08-16-005A
从全局单元
输入单元格的时钟
REG /
LATCH
Q
图5. LCC注册类型
SUM- A可以作为D，T或寄存器了J输入或
组合路径。 SUM -B可以作为K个输入，或
预置到寄存器，或者一个组合路径。 SUM - C可
是时钟，复位到寄存器，或者一个组合
路径。 SUM- D可以在时钟的寄存器的输出
启用该连接的I / O单元，或内部反馈
节点。需要注意的是该款项的控制时钟，复位，预置
和输出使能积和功能齐全，
不仅仅是产品方面，与大多数其它可编程逻辑器件。这也
意味着任何输入或I / O引脚可以用作一个时钟或
其他的控制功能。
主要是提供从全局小区几个信号
同步（全球）寄存器控制。全局小区
信号被发送到所有的低成本航空公司。这些信号包括一个
的正极性或负极性的高速时钟，全球
预设和复位，以及一个特殊的寄存器型控制该
有选择地允许寄存器类型的动态切换。这
最后一个功能是对节能产品而言特别有用
实施可装载计数器和状态机时，
由从D型动态切换寄存器加载和
T型寄存器的计数（参见图11） 。
To
ARRAY
输入
M UX
M UX
从
逻辑
控制
CELL
A， B，C
or
Q
M UX
I / O引脚
M UX
D
1 0
I / O单元（ IOC）
08-16-006A
图6. I / O单元结构图
D
Q
IO C / IN C R例如是德
后时钟的上升沿Q = D
持有，直到下一个上升沿
L
Q
IO C / IN C L的TC
Q = L时，时钟为高
持有价值时，时钟为低电平
多路输出每逻辑单元
逻辑控制单元的一个重要特点是它的能力
让每单元多路输出功能，每个操作系统
独立。如示于图4中， 2的三
输出可以选择从寄存器或输出Q
森A， B或C的组合路径。因此，一个LCC的输出
可以注册，一个输出可以是组合和
3
08-16-007A
图7.国际奥委会的寄存器配置
04-02-052A
输入单元（ INC ）
输入单元格（ INC）都包含在专用的输入引脚。该
在INC。的方框图如图6所示。每一INC。
由一个多路复用器和一个寄存器/透明锁存器，
它可以从由所选择的各种源的时钟
全球电池。该寄存器上升沿计时。闩锁
透明时，时钟为高且锁定在
时钟的失败边缘。寄存器/锁存器
也可以是
绕过一个非注册的输入。
环球细胞
全局细胞，如图10所示，用于引导
全局时钟信号和/或控制条件的低成本航空公司，国际石油公司
和政府间谈判委员会。全球电池允许的时钟被选中
从CLK1管脚， CLK2，销，或从一个乘积项
逻辑阵列（ PCLK ） 。它们还提供了极性控制
国际奥委会时钟使能的上升或下降时钟边沿输入
寄存器/锁存器。请注意，每个个体的LCC时钟有
其自身的极性控制。全球小区包括求和OF-
产品控制方面的全局复位和预置，以及
快速的产品长期控制LCC寄存器型，用于
保存条件的产品可加载计数器和状态
机（参见图11） 。在PA7536提供了两个
全球性的细胞分裂和LCC国际石油公司分为两组，
A中的低成本航空公司和国际石油公司和B.半使用全局小区A ，半
使用全局小区B.这意味着，例如，两个高速
全局时钟可以使用的LCC之间。
CLK1
CLK2
M UX
PCLK
INC钟
I / O单元（ IOC）
所有PEEL 阵列具有I / O单元（ IOC）如上所示
图6.输入到国际石油公司可以从任何的馈
的LCC阵列中。每一个国际奥委会包括路由和控制
多路复用器，输入寄存器/透明锁存器，一个三
态缓冲器和输出极性控制。寄存器/
锁存器可以从不同的来源确定的时钟
由全球小区。它也可以被绕过一个非
注册的输入。在7536国际奥委会的一个特点是使用
SUM -D为一个反馈到阵列时，在I / O引脚
专用输出。这使得更多的寄存器埋
和逻辑路径。 （ ，参见图8 &见图9）。
全局C ELL ： IN C
摹roup一& B
CLK1
Q
D
M UX
LCC钟
输入瓦特第i个可选
注册/锁存
CLK2
I / O
M UX
PCLK
注册类型
IO 钟
LCC REG- E型
LCC预设
LCC复位
I / O瓦特第i个
独立
OUTPUT ENABLE
A
B
C
D
Q
预设
RESET
1
2
OE
08-16-008A
摹叶形有丝： LC & IO
08-16-010A
图10.全局细胞
注册类型给G叶形细胞
图8. LCC & IOC带两个输出
例如是德牛逼黄页式C h的N G - é F E A重恩
Q
D
D
P
Q
埋寄存器或
逻辑路径
本安输出
R
摹叶形细胞可以DYNAM ically更改用户
选择LCC寄存器从D到T或从D-
到JK 。这节省了产品条款的可加载
专柜或站TE米achines 。使用为D寄存器
加载，作为T或JK计数。蒂姆·荷兰国际集团异体WS
DYNAM IC歌剧化。
A
B
C
D
Q
1
2
3
T
08-16-009A
P
E X A M P文件：
产品方面，10位二进制可加载的Unter合作
Q
D使用57督促UCT长期S（ 47数， 10的负载）
T采用30督促UCT长期S（ 10数， 20的负载）
D / T采用20乘积项S（ 10计， 10路AD）
08-16-011A
R
图9. LCC &奥委会提供三路输出
4
图11.注册类型切换功能
04-02-052A
PEEL 阵列开发支持
为PEEL 阵列的开发支持由设
易亨电子和流行的开发工具制造商。
易亨电子提供的强大之处开发软件
（免费向合格的PLD设计人员） 。地方软件
包括建筑的编辑器，编译器逻辑，波形
模拟器，文档，工具和编程
界面。这个地方的编辑图形说明和
控制PEEL 阵列的架构，使得
整体设计简单易懂，同时允许
布尔逻辑方程的有效性，状态机
设计和真理表项。地方编译器执行
逻辑变换和还原，使得可以
在几乎任何方式指定方程拟合最
逻辑可以在每一个设计。 PLACE还提供了一个
多级逻辑模拟器，允许外部和内部
信号通过波形进行模拟和分析
显示（见图12 ，图13和图14）
浪费。 PEEL 阵列的编程支持
流行的第三方编程。
设计安全性和签名字
皮尔阵列提供了一个特殊的EEPROM安全位
防止未经授权的读取或设计的复制。
一旦设定，剥离阵列的编程位
不能被访问，直到整个芯片已
电擦除。另一种编程功能，
签名字，允许用户自定义代码，以
编入PEEL 阵列。该代码可以读
回连后的安全位被置位。签名
词可以被用于识别在所编程的图案
设备或记录的设计修改。
图13 - 将LCC和IOC屏幕
图12 - 将建筑编辑器
PA7536
PEEL 阵列的发展也支持流行
开发工具，如亚伯和中国政法大学，通过信息通信技术的
PEEL 阵列钳工。一种特殊的智能翻译工具增加了
的能力，以直接转换的JEDEC文件等
设备分为相等的JEDEC文件引脚兼容
PEEL 阵列。
程序设计
PEEL 数组是EE -可重编程中的所有包
类型，塑料DIP ， PLCC和SOIC 。这使得他们的
理想的发展途径，使实验室。 EE-
可重编程也是生产有用的，可以让
意想不到的变化可以迅速且不做
5
图14 - 将模拟屏
04-02-052A
PA7536 PEEL阵列
可编程电可擦除逻辑阵列
多才多艺的逻辑阵列架构
- 12个I / O ， 14个输入，36个寄存器/锁存器
- 高达36逻辑单元输出功能
- 解放军的结构与真正的乘积项共享
- 逻辑功能和寄存器可以将I / O埋
理想的组合，同步和
异步逻辑应用
- 多PLD和随机逻辑的整合
- 地埋柜，复杂的状态机
- 比较器，解码器，复用器和
等宽门功能
高速商用和工业版本
- 尽可能快9ns / 15ns的（ tpdi / tpdx ） ， 83.3MHz （F
最大
)
- 工业级可用于4.5 5.5V V
CC
和
-40到+85°C的温度
CMOS电可擦除技术
- 可重编程的28引脚DIP ， SOIC和PLCC
套餐
灵活的逻辑单元
- 最多3个输出功能每个逻辑单元
- D， T和JK具有特殊功能寄存器
- 独立或全局时钟，复位，预置位，
时钟极性和输出使能
- 加总的产品逻辑输出使能
开发和编程支持
- 易亨电子WinPLACE开发软件
- 钳工的ABEL和其他软件
- 编程流行的第三方支持
编程器
概述
该PA7536是可编程电的一员
可擦除逻辑（ PEEL ）的基础上阵列系列ICT的
CMOS EEPROM技术。 PEEL 阵列免费
设计师们从普通的可编程逻辑器件的限制
提供所需的架构的灵活性和速度
今天的可编程逻辑设计。该PA7536提供
通用的逻辑阵列架构， 12个I / O引脚， 14个输入
销和36的寄存器/锁存器（ 12埋逻辑单元， 12
输入寄存器/锁存器和12个埋寄存器/锁存器） 。其
逻辑阵列实现加总产品的50逻辑功能
这一份额64乘积项。该PA7536的逻辑和I / O
细胞（低成本航空公司，国际石油公司）是非常灵活的，提供高达
每个细胞（共36所有12个逻辑三个输出功能
细胞）。细胞可被配置为D，T和JK寄存器用
独立或全局时钟，复位，预置，时钟
极性，以及其他特殊功能，使得PA7536
适用于各种组合的，同步和
异步逻辑的应用程序。该PA7536提供引脚
兼容性和超集功能，以流行的28引脚
可编程逻辑器件，如26V12 。因此，设计了超过
这种装置的结构可以扩展时。该
PA7536支持的速度一样快， 9ns / 15ns的（ tpdi / tpdx ）
和83.3MHz （F
最大
）在中等功率消耗
105毫安（ 75毫安典型值） 。包装包括28引脚DIP ，
SOIC和PLCC （参见图1） 。发展和
为PA7536编程支持由设
易亨电子和流行的第三方开发工具
生产厂家。
图1.引脚配置
I/CLK1
I
I
I
I
I
VCC
I
I
I
I
I
I
I
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
I/CLK2
I / O
I / O
I / O
I / O
I / O
I / O
GND
I / O
I / O
I / O
I / O
I / O
I / O
I/CLK1
I
I
I
I
I
VCC
I
I
I
I
I
I
I
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
I/CLK2
I / O
I / O
I / O
I / O
I / O
I / O
GND
I / O
I / O
I / O
I / O
I / O
I / O
图2.框图
2输入/
全局时钟引脚
全球
细胞
76 (38X2)
ARRAY INPUTS
真实
COM二进制补码
12
隐藏
逻辑
逻辑功能
到I / O单元
I / O
细胞
（ IOC）
12个I / O引脚
12输入引脚
输入
细胞
（ INC）
2
12
S 0 IC
I/CLK1
I/CLK2
I / O
I / O
12
I / CL K1
I
I
I
在P UT ELLS
I
I / O策LLS
全球巴升策LLS
I / CL K2
I / O
I / O
I / O
I / O
I / O
I / O
摹ND
I / O
I / O
I / O
L OG集成电路有限公司ntro升权证LLS
I / O
I / O
I / O
L OG IC
ARRAY
D IP信息
4
I
I
VCC
I
I
I
I
5
6
7
8
9
10
11
12 13 14 15 16 17 18
3
2
1 28 27 26
25
24
23
22
21
20
19
I / O
I / O
I / O
I / O
GND
I / O
I / O
A
B
C
D
逻辑
控制
细胞
（ LCC）的
I
I
I
12
12
I
VC
I
I
I
I
I
I
I
08 -16 -0 01A
2项之和
3产品相S
全球电池
48总和相S
（每LCC 4 ）
12逻辑控制细胞
每单元最多3个输出函数
（ 36总输出功能可能）
I
I
I
I / O
I / O
I / O
I / O
PLCC
P A7536
0 8-1 6-0 02 A
1
04-02-052A
内的逻辑阵列
皮尔阵列架构的心脏是基于
同样，由PLA （可编程逻辑阵列结构
与可编程或）。逻辑阵列实现所有
逻辑功能，并提供互连和控制
的细胞。根据PEEL 阵列中选择一个
38至62的输入范围可为从该阵列
I / O单元，输入单元和输入/全局时钟引脚。
所有的输入同时提供真正的和补充的信号，这
可被编程到阵列中的任何一个乘积项。该
其中PEEL 阵列范围内的产品数量方面
从67到125的所有乘积项（除
某一些馈送到全球的细胞）可以是可编程地
连接到任何的总和，计算所述逻辑控制单元的
（ 4相加，计算每个逻辑控制单元） 。产品条款及
求和范围亦路由到全局细胞为对照
的目的。图3示出了逻辑的详细图
阵列结构。
确保了产品的术语用于他们在哪里
需要的，而不是留下未使用或复制。其次，在
加总的副产物提供给逻辑单元的功能可以
用于时钟，复位，预置和输出使能
而不仅仅是简单的产品，长期控制。
皮尔逻辑阵列也可以实现逻辑功能
与在一个单一层次的延迟许多产品条款。为
例如一个16位比较器需要32共享的产物
条款实施16异或功能。该
PEEL 逻辑阵列可以轻松地处理这一个级别
延时。其他的PLD / CPLD的两种用完了产品条款
或需要扩展或附加的逻辑电平，通常
性能降低和时间偏移。
逻辑控制单元（ LCC ）
逻辑控制单元格（ LCC）的用于分配和控制
逻辑阵列中创建的逻辑功能。每个LCC有
四个主输入和三个输出。输入到各
LCC是积求和的完整逻辑从功能
阵列，它可以用于实现组合和
顺序逻辑功能，并控制LCC的寄存器和
I / O单元输出使能。
给G叶形有丝
系统时钟
预设
RegType复位
从
IO ELLS
（ IO C， INC。 ，
I / CLK ）
38阵列输入
N / O FF
MUX
P
D，T ，J
Q
从
逻辑
控制
细胞
（ LCC）的
To
ARRAY
MUX
K
EG
R
To
摹叶形
细胞
67产品牛逼ERM s
从
ARRAY
A
B
C
D
MUX
To
I / O
CELL
To
逻辑控制
细胞
（ LCC）的
08 -16-0 04A
08-16-003A
图4.逻辑控制单元结构图
如图4所示， LCC是由三个信号的
路由多路复用器和一个多功能寄存器
同步或异步D，T或JK寄存器
（主频-SR寄存器，它们是JK的一个子集，也
可能的话） 。参见图5， EEPROM的存储单元被用于
编程所需的配置。四求和OF-
产品逻辑函数（ SUM条款A，B ， C和D ）馈
到从逻辑阵列的每个LCC 。每一个和项即可
选择性地用于多种功能，列出如下。
PA 7536逻辑阵列
50心相S
图3 PA7536逻辑阵列
真正的乘积项共享
皮尔逻辑阵列提供了几个优势
常见的PLD逻辑阵列。首先，它允许为真产品 -
长期共享，而不是简单的产品长期的转向，如
在其他的CPLD普遍。产品长期共享
2
04-02-052A
总和-A = D，T ，J或总和-A
总和-B =预置， K或心-B
总和-C =复位，时钟，SUM -C
总和-D =时钟，输出使能，森-D
D
P
，D R例如是德
经过超频Q = D
第三，一个输出使能或额外掩埋逻辑
功能。多功能PEEL 阵列逻辑单元是
相当于其他可编程逻辑器件，两个或三个宏小区哪些
有每个单元只有一个输出。它们还允许寄存器
真正从掩埋的I / O引脚，但不限制他们输入 -
只有（参见图8和图9）。
从全局单元
输入单元格的时钟
Q
最适合的存储， SIM PLE专柜，
转换器和状态M achines与
少保持（循环）的条件。
R
T
P
Q
牛逼例如是德
Q切换，当T = 1
Q持有当T = 0
REG /
LATCH
Q
R
最宽的二进制计数器（节省
产品长期S）和状态M achines
与M任何保留（环路）的条件。
输入
P
的Kr例如是德
Q切换时， J / K = 1/1
Q持有当J / K = 0/0
Q =1
当J / K = 1/0
Q =0
当J / K = 0/1
M UX
输入
To
ARRAY
输入单元（ INC ）
J
K
Q
R
COM bines两个D和T的功能
寄存器。
08-16-005A
从全局单元
输入单元格的时钟
REG /
LATCH
Q
图5. LCC注册类型
SUM- A可以作为D，T或寄存器了J输入或
组合路径。 SUM -B可以作为K个输入，或
预置到寄存器，或者一个组合路径。 SUM - C可
是时钟，复位到寄存器，或者一个组合
路径。 SUM- D可以在时钟的寄存器的输出
启用该连接的I / O单元，或内部反馈
节点。需要注意的是该款项的控制时钟，复位，预置
和输出使能积和功能齐全，
不仅仅是产品方面，与大多数其它可编程逻辑器件。这也
意味着任何输入或I / O引脚可以用作一个时钟或
其他的控制功能。
主要是提供从全局小区几个信号
同步（全球）寄存器控制。全局小区
信号被发送到所有的低成本航空公司。这些信号包括一个
的正极性或负极性的高速时钟，全球
预设和复位，以及一个特殊的寄存器型控制该
有选择地允许寄存器类型的动态切换。这
最后一个功能是对节能产品而言特别有用
实施可装载计数器和状态机时，
由从D型动态切换寄存器加载和
T型寄存器的计数（参见图11） 。
To
ARRAY
输入
M UX
M UX
从
逻辑
控制
CELL
A， B，C
or
Q
M UX
I / O引脚
M UX
D
1 0
I / O单元（ IOC）
08-16-006A
图6. I / O单元结构图
D
Q
IO C / IN C R例如是德
后时钟的上升沿Q = D
持有，直到下一个上升沿
L
Q
IO C / IN C L的TC
Q = L时，时钟为高
持有价值时，时钟为低电平
多路输出每逻辑单元
逻辑控制单元的一个重要特点是它的能力
让每单元多路输出功能，每个操作系统
独立。如示于图4中， 2的三
输出可以选择从寄存器或输出Q
森A， B或C的组合路径。因此，一个LCC的输出
可以注册，一个输出可以是组合和
3
08-16-007A
图7.国际奥委会的寄存器配置
04-02-052A
输入单元（ INC ）
输入单元格（ INC）都包含在专用的输入引脚。该
在INC。的方框图如图6所示。每一INC。
由一个多路复用器和一个寄存器/透明锁存器，
它可以从由所选择的各种源的时钟
全球电池。该寄存器上升沿计时。闩锁
透明时，时钟为高且锁定在
时钟的失败边缘。寄存器/锁存器
也可以是
绕过一个非注册的输入。
环球细胞
全局细胞，如图10所示，用于引导
全局时钟信号和/或控制条件的低成本航空公司，国际石油公司
和政府间谈判委员会。全球电池允许的时钟被选中
从CLK1管脚， CLK2，销，或从一个乘积项
逻辑阵列（ PCLK ） 。它们还提供了极性控制
国际奥委会时钟使能的上升或下降时钟边沿输入
寄存器/锁存器。请注意，每个个体的LCC时钟有
其自身的极性控制。全球小区包括求和OF-
产品控制方面的全局复位和预置，以及
快速的产品长期控制LCC寄存器型，用于
保存条件的产品可加载计数器和状态
机（参见图11） 。在PA7536提供了两个
全球性的细胞分裂和LCC国际石油公司分为两组，
A中的低成本航空公司和国际石油公司和B.半使用全局小区A ，半
使用全局小区B.这意味着，例如，两个高速
全局时钟可以使用的LCC之间。
CLK1
CLK2
M UX
PCLK
INC钟
I / O单元（ IOC）
所有PEEL 阵列具有I / O单元（ IOC）如上所示
图6.输入到国际石油公司可以从任何的馈
的LCC阵列中。每一个国际奥委会包括路由和控制
多路复用器，输入寄存器/透明锁存器，一个三
态缓冲器和输出极性控制。寄存器/
锁存器可以从不同的来源确定的时钟
由全球小区。它也可以被绕过一个非
注册的输入。在7536国际奥委会的一个特点是使用
SUM -D为一个反馈到阵列时，在I / O引脚
专用输出。这使得更多的寄存器埋
和逻辑路径。 （ ，参见图8 &见图9）。
全局C ELL ： IN C
摹roup一& B
CLK1
Q
D
M UX
LCC钟
输入瓦特第i个可选
注册/锁存
CLK2
I / O
M UX
PCLK
注册类型
IO 钟
LCC REG- E型
LCC预设
LCC复位
I / O瓦特第i个
独立
OUTPUT ENABLE
A
B
C
D
Q
预设
RESET
1
2
OE
08-16-008A
摹叶形有丝： LC & IO
08-16-010A
图10.全局细胞
注册类型给G叶形细胞
图8. LCC & IOC带两个输出
例如是德牛逼黄页式C h的N G - é F E A重恩
Q
D
D
P
Q
埋寄存器或
逻辑路径
本安输出
R
摹叶形细胞可以DYNAM ically更改用户
选择LCC寄存器从D到T或从D-
到JK 。这节省了产品条款的可加载
专柜或站TE米achines 。使用为D寄存器
加载，作为T或JK计数。蒂姆·荷兰国际集团异体WS
DYNAM IC歌剧化。
A
B
C
D
Q
1
2
3
T
08-16-009A
P
E X A M P文件：
产品方面，10位二进制可加载的Unter合作
Q
D使用57督促UCT长期S（ 47数， 10的负载）
T采用30督促UCT长期S（ 10数， 20的负载）
D / T采用20乘积项S（ 10计， 10路AD）
08-16-011A
R
图9. LCC &奥委会提供三路输出
4
图11.注册类型切换功能
04-02-052A
PEEL 阵列开发支持
为PEEL 阵列的开发支持由设
易亨电子和流行的开发工具制造商。
易亨电子提供的强大之处开发软件
（免费向合格的PLD设计人员） 。地方软件
包括建筑的编辑器，编译器逻辑，波形
模拟器，文档，工具和编程
界面。这个地方的编辑图形说明和
控制PEEL 阵列的架构，使得
整体设计简单易懂，同时允许
布尔逻辑方程的有效性，状态机
设计和真理表项。地方编译器执行
逻辑变换和还原，使得可以
在几乎任何方式指定方程拟合最
逻辑可以在每一个设计。 PLACE还提供了一个
多级逻辑模拟器，允许外部和内部
信号通过波形进行模拟和分析
显示（见图12 ，图13和图14）
浪费。 PEEL 阵列的编程支持
流行的第三方编程。
设计安全性和签名字
皮尔阵列提供了一个特殊的EEPROM安全位
防止未经授权的读取或设计的复制。
一旦设定，剥离阵列的编程位
不能被访问，直到整个芯片已
电擦除。另一种编程功能，
签名字，允许用户自定义代码，以
编入PEEL 阵列。该代码可以读
回连后的安全位被置位。签名
词可以被用于识别在所编程的图案
设备或记录的设计修改。
图13 - 将LCC和IOC屏幕
图12 - 将建筑编辑器
PA7536
PEEL 阵列的发展也支持流行
开发工具，如亚伯和中国政法大学，通过信息通信技术的
PEEL 阵列钳工。一种特殊的智能翻译工具增加了
的能力，以直接转换的JEDEC文件等
设备分为相等的JEDEC文件引脚兼容
PEEL 阵列。
程序设计
PEEL 数组是EE -可重编程中的所有包
类型，塑料DIP ， PLCC和SOIC 。这使得他们的
理想的发展途径，使实验室。 EE-
可重编程也是生产有用的，可以让
意想不到的变化可以迅速且不做
5
图14 - 将模拟屏
04-02-052A
QQ：2881677436 复制
