【集成电路看到这个数据表的最后2页勘误表的列表与这部分。P87C51MB2/P87C51MC280C5】,IC型号P87C51MC2,P87C51MC2 PDF资料,P87C51MC2经销商,ic,电子元器件-51电子网

集成电路

看到这个数据表的最后2页勘误表的列表与这部分。

P87C51MB2/P87C51MC2

80C51的8位微控制器系列

内存扩展

64KB / 96KB OTP与2KB / 3KB RAM

初步speci fi cation

2001年4月6日

飞利浦

半导体

飞利浦半导体

初步speci fi cation

80C51的8位微控制器系列具有扩展内存

64KB / 96KB OTP与2KB / 3KB RAM

P87C51MB2/P87C51MC2

概述

该P87C51Mx2表示基于飞利浦半导体新51MX内核的第一款微控制器。该P87C51MC2

特色的OTP程序内存96 KB的数据和SRAM的3字节，而P87C51MB2具有64K字节的OTP和2

内存字节。此外，这两款器件都带有一个可编程计数器阵列（ PCA ），一个看门狗定时器，可以

配置为不同的时间，通过SFR位，以及两个增强型UART，或者一个增强型UART以及SPI范围。

飞利浦半导体的51MX （存储器扩展）的核心是加速80C51架构，在两次执行指令

标准80C51器件的速度。该51MX的线性地址范围已经扩展到支持多达8个字节的

程序存储器和数据存储器的8Mbytes 。它保留了完整的程序代码兼容性，使设计工程师能够再利用

80C51的开发工具，无需移动到一个新的，不熟悉的建筑。该51MX内核还保留了80C51

总线的兼容性，允许继续使用80C51 -接口外设和专用集成电路

专用集成电路（ASIC ）。

该P87C51Mx2提供了更强大的功能，更高的性能和更低的整体系统成本。通过提供嵌入式

结合来管理存储器扩展的增强记忆的溶液中， P87C51Mx2省去了

软件变通。增加的程序存储器使设计工程师能够在高开发更复杂的程序

像C级语言，例如，不用费劲传统64K字节的程序存储器内包含的程序。

这些增强功能也大大提高C语言的效率低于64千字节的代码大小。

该51MX核心是在51MX体系结构参考更详细的表述。

主要特点

扩展的51MX核心的特点：

- 23位程序存储空间和23位数据存储空间 - 线性程序和数据的地址范围扩展来支持

每个端口高达8兆字节

- 程序计数器扩展到23位

- 堆栈指针扩展到16位，从而超越了8051的限制栈空间

- 新的23位扩展的数据指针和两个24位的通用指针大大提高C编译代码效率在使用

指针来访问在不同的空间变量。

100 ％的二进制兼容标准80C51 ，使现有的代码是完全可重复使用

高达24 MHz的CPU时钟，每个机器周期6个时钟周期

96 KB或64 KB的片上OTP

3 KB或2 KB的片上RAM

可编程计数器阵列（ PCA ）

两个全双工增强型UART，

行业标准串行外设接口（ SPI ）

重点班妮科幻TS

提高程序/数据地址范围到每个8字节

增强的性能和效率的C程序

完全80C51兼容微控制器

提供从传统的80C51无缝的和令人信服的升级路径

保留80C51的代码库，投资/知识和外围设备的ASIC &

支持80C51开发和编程工具（ Keil公司， Nohau ， BP微系统等）

该P87C51Mx2使得能够以较低的成本和具有减小的时间到市场开发应用

2001年4月6日

飞利浦半导体

初步speci fi cation

80C51的8位微控制器系列具有扩展内存

64KB / 96KB OTP与2KB / 3KB RAM

P87C51MB2/P87C51MC2

完整的功能系列

全静态

高达24 MHz的CPU时钟，每个机器周期6个时钟周期

96 KB或64 KB的片上OTP

3 KB或2 KB的片上RAM

23位程序存储空间和23位数据存储空间

四个级别的中断优先级

34个I / O口线（ 5个端口）

三个定时器：定时器0 ，定时器1和定时器2

两个全双工增强型UART，波特率发生器

- 帧错误检测

- 自动地址识别

支持业界标准串行外设接口（ SPI），波特率高达6兆比特/秒

电源控制模式

- 时钟可停止和恢复

空闲模式

·掉电模式

第二DPTR寄存器

异步端口复位

可编程计数器阵列（ PCA ）（与8xC51Rx +兼容）具有5个捕捉/比较模块

低EMI （禁止ALE ）

看门狗定时器，可编程分频器不同的时间段（兼容8xC66x添加了预分频器）

订购信息

内存

订货号

OTP

P87C51MB2BA

P87C51MC2BA

内存

频率

电压

范围

2.7-5.5V

4.5-5.5V

2.7-5.5V

0-12MHz

4.5-5.5V

0-24MHz

DWG ＃

温度

范围

包

64 KB 2048 B 0至+ 70 ° C， PLCC44

96 KB 3072 B 0至+ 70 ° C， PLCC44

SOT187-2

2001年4月6日

飞利浦半导体

初步speci fi cation

80C51的8位微控制器系列具有扩展内存

64KB / 96KB OTP与2KB / 3KB RAM

P87C51MB2/P87C51MC2

逻辑符号

T2EX

ECI

CEX0

CEX1

CEX2

CEX3

CEX4

地址总线0-7

数据总线

PORT0

PORT1

MOSI

SPICLK

RXD0

TXD0

INT0

INT1

MISO

RXD1

TXD1

P87C51Mx2

PORT4

RST

EA / VPP

PSEN

ALE / PROG

XTAL2

XTAL1

2001年4月6日

地址总线8-15

地址总线16-22

PORT3

PORT2

飞利浦半导体

初步speci fi cation

80C51的8位微控制器系列具有扩展内存

64KB / 96KB OTP与2KB / 3KB RAM

P87C51MB2/P87C51MC2

引脚配置

引脚功能

PLCC44

塑料

含铅

芯片载体

引脚功能

（ NC / V

)

P2.0/A8/A16

P2.1/A9/A17

P2.2/A10/A18

P2.3/A11/A19

P2.4/A12/A20

P2.5/A13/A21

P2.6/A14/A22

P2.7/A15

PSEN

ALE

P4.1/TXD1/SS

EA / VPP

P0.7/AD7

P0.6/AD6

P0.5/AD5

P0.4/AD4

P0.3/AD3

P0.2/AD2

P0.1/AD1

P0.0/AD0

（ NC / V

)

P1.0/T2

P1.1/T2EX

P1.2/ECI

P1.3/CEX0

P1.4/CEX1/MOSI

P1.5/CEX2/SPICLK

P1.6/CEX3

P1.7/CEX4

RST

P3.0/RXD0

P4.0/RXD1/MISO

P3.1/TXD0

P3.2/INT0

P3.3/INT1

P3.4/T0

P3.5/T1

P3.6/WR

P3.7/RD

XTAL2

XTAL1

1.引脚1 ， 12 ， 23 ， 34没有内部连接在某些衍生物。请参考上一节引脚说明了解详细信息。

2001年4月6日

集成电路

看到这个数据表的最后2页勘误表的列表与这部分。

P87C51MB2/P87C51MC2

80C51的8位微控制器系列

内存扩展

64KB / 96KB OTP与2KB / 3KB RAM

初步speci fi cation

2001年4月6日

飞利浦

半导体

飞利浦半导体

初步speci fi cation

80C51的8位微控制器系列具有扩展内存

64KB / 96KB OTP与2KB / 3KB RAM

P87C51MB2/P87C51MC2

概述

该P87C51Mx2表示基于飞利浦半导体新51MX内核的第一款微控制器。该P87C51MC2

特色的OTP程序内存96 KB的数据和SRAM的3字节，而P87C51MB2具有64K字节的OTP和2

内存字节。此外，这两款器件都带有一个可编程计数器阵列（ PCA ），一个看门狗定时器，可以

配置为不同的时间，通过SFR位，以及两个增强型UART，或者一个增强型UART以及SPI范围。

飞利浦半导体的51MX （存储器扩展）的核心是加速80C51架构，在两次执行指令

标准80C51器件的速度。该51MX的线性地址范围已经扩展到支持多达8个字节的

程序存储器和数据存储器的8Mbytes 。它保留了完整的程序代码兼容性，使设计工程师能够再利用

80C51的开发工具，无需移动到一个新的，不熟悉的建筑。该51MX内核还保留了80C51

总线的兼容性，允许继续使用80C51 -接口外设和专用集成电路

专用集成电路（ASIC ）。

该P87C51Mx2提供了更强大的功能，更高的性能和更低的整体系统成本。通过提供嵌入式

结合来管理存储器扩展的增强记忆的溶液中， P87C51Mx2省去了

软件变通。增加的程序存储器使设计工程师能够在高开发更复杂的程序

像C级语言，例如，不用费劲传统64K字节的程序存储器内包含的程序。

这些增强功能也大大提高C语言的效率低于64千字节的代码大小。

该51MX核心是在51MX体系结构参考更详细的表述。

主要特点

扩展的51MX核心的特点：

- 23位程序存储空间和23位数据存储空间 - 线性程序和数据的地址范围扩展来支持

每个端口高达8兆字节

- 程序计数器扩展到23位

- 堆栈指针扩展到16位，从而超越了8051的限制栈空间

- 新的23位扩展的数据指针和两个24位的通用指针大大提高C编译代码效率在使用

指针来访问在不同的空间变量。

100 ％的二进制兼容标准80C51 ，使现有的代码是完全可重复使用

高达24 MHz的CPU时钟，每个机器周期6个时钟周期

96 KB或64 KB的片上OTP

3 KB或2 KB的片上RAM

可编程计数器阵列（ PCA ）

两个全双工增强型UART，

行业标准串行外设接口（ SPI ）

重点班妮科幻TS

提高程序/数据地址范围到每个8字节

增强的性能和效率的C程序

完全80C51兼容微控制器

提供从传统的80C51无缝的和令人信服的升级路径

保留80C51的代码库，投资/知识和外围设备的ASIC &

支持80C51开发和编程工具（ Keil公司， Nohau ， BP微系统等）

该P87C51Mx2使得能够以较低的成本和具有减小的时间到市场开发应用

2001年4月6日

飞利浦半导体

初步speci fi cation

80C51的8位微控制器系列具有扩展内存

64KB / 96KB OTP与2KB / 3KB RAM

P87C51MB2/P87C51MC2

完整的功能系列

全静态

高达24 MHz的CPU时钟，每个机器周期6个时钟周期

96 KB或64 KB的片上OTP

3 KB或2 KB的片上RAM

23位程序存储空间和23位数据存储空间

四个级别的中断优先级

34个I / O口线（ 5个端口）

三个定时器：定时器0 ，定时器1和定时器2

两个全双工增强型UART，波特率发生器

- 帧错误检测

- 自动地址识别

支持业界标准串行外设接口（ SPI），波特率高达6兆比特/秒

电源控制模式

- 时钟可停止和恢复

空闲模式

·掉电模式

第二DPTR寄存器

异步端口复位

可编程计数器阵列（ PCA ）（与8xC51Rx +兼容）具有5个捕捉/比较模块

低EMI （禁止ALE ）

看门狗定时器，可编程分频器不同的时间段（兼容8xC66x添加了预分频器）

订购信息

内存

订货号

OTP

P87C51MB2BA

P87C51MC2BA

内存

频率

电压

范围

2.7-5.5V

4.5-5.5V

2.7-5.5V

0-12MHz

4.5-5.5V

0-24MHz

DWG ＃

温度

范围

包

64 KB 2048 B 0至+ 70 ° C， PLCC44

96 KB 3072 B 0至+ 70 ° C， PLCC44

SOT187-2

2001年4月6日

飞利浦半导体

初步speci fi cation

80C51的8位微控制器系列具有扩展内存

64KB / 96KB OTP与2KB / 3KB RAM

P87C51MB2/P87C51MC2

逻辑符号

T2EX

ECI

CEX0

CEX1

CEX2

CEX3

CEX4

地址总线0-7

数据总线

PORT0

PORT1

MOSI

SPICLK

RXD0

TXD0

INT0

INT1

MISO

RXD1

TXD1

P87C51Mx2

PORT4

RST

EA / VPP

PSEN

ALE / PROG

XTAL2

XTAL1

2001年4月6日

地址总线8-15

地址总线16-22

PORT3

PORT2

飞利浦半导体

初步speci fi cation

80C51的8位微控制器系列具有扩展内存

64KB / 96KB OTP与2KB / 3KB RAM

P87C51MB2/P87C51MC2

引脚配置

引脚功能

PLCC44

塑料

含铅

芯片载体

引脚功能

（ NC / V

)

P2.0/A8/A16

P2.1/A9/A17

P2.2/A10/A18

P2.3/A11/A19

P2.4/A12/A20

P2.5/A13/A21

P2.6/A14/A22

P2.7/A15

PSEN

ALE

P4.1/TXD1/SS

EA / VPP

P0.7/AD7

P0.6/AD6

P0.5/AD5

P0.4/AD4

P0.3/AD3

P0.2/AD2

P0.1/AD1

P0.0/AD0

（ NC / V

)

P1.0/T2

P1.1/T2EX

P1.2/ECI

P1.3/CEX0

P1.4/CEX1/MOSI

P1.5/CEX2/SPICLK

P1.6/CEX3

P1.7/CEX4

RST

P3.0/RXD0

P4.0/RXD1/MISO

P3.1/TXD0

P3.2/INT0

P3.3/INT1

P3.4/T0

P3.5/T1

P3.6/WR

P3.7/RD

XTAL2

XTAL1

1.引脚1 ， 12 ， 23 ， 34没有内部连接在某些衍生物。请参考上一节引脚说明了解详细信息。

2001年4月6日