UPI- C42 UPI- L42
通用外围接口
CHMOS 8位从微控制器
Y
Y
Y
Y
Y
Y
引脚和软件架构上
兼容所有UPI- 41和UPI- 42
制品
低电压工作与UPI-
L42
整整3 3V支持
硬件A20门支持
暂停掉电模式
安全位代码保护支持
8位的CPU加上ROM OTP EPROM RAM
我O定时器计数器和时钟
单人套餐
4096 ×8的ROM的OTP 256 ×8的RAM ，8位
定时器计数器18个可编程I O
引脚
DMA中断或轮询操作
支持
Y
Y
Y
Y
Y
Y
Y
Y
Y
一个8位状态和两个数据
寄存器异步从机用于─
主界面
完全兼容所有的Intel和大多数
其它微处理器系列
可互换的ROM和OTP EPROM
版本
可扩展的I O
同步模式可用
在90 70％的指令单字节
快速脉冲编程算法
快速OTP编程
可提供40引脚塑封44引线
塑料有引线芯片载体和
44引脚四方扁平封装包
（见包装规格订单
和S）的
240800封装类型P N
Y
该UPI- C42是一款增强CHMOS版本的行业标准的英特尔UPI- 42系列它是在制造
英特尔的CHMOS III -E过程的UPI- C42是引脚和软件与NMOS UPI架构兼容
家庭的UPI- C42拥有所有的NMOS系列相同的功能，以及更大的用户可编程存储器
阵列（ 4K ）硬件A20门的支持和更低的功耗固有的CHMOS产品
该UPI- L42提供了相同的功能和接口的兼容性为UPI- C42以及提供低
电压3 3V操作
该UPI- C42基本上是一个'奴隶''微控制器或与从站接口的微控制器包含在
芯片接口寄存器包含使UPI设备作为在从属外围控制器
MCS模块和iAPX家庭以及其他8位16位和32位系统
为了让用户完全灵活的程序存储器可在ROM和一次性可编程EPROM
（ OTP）的
290414– 1
图1引脚DIP
CON组fi guration
290414 –2
290414 –3
图2 PLCC引脚配置
图3 QFP引脚配置
其他品牌和名称是其各自所有者的财产
本文档中的信息均与英特尔产品相关的英特尔概不承担任何责任，包括侵犯任何专利或
版权销售英特尔产品和使用，除非在英特尔的条款和条件出售此类产品的英特尔保留作出正确的规定
修改这些参数，恕不另行通知微电脑产品随时可能有轻微的变化，以本规范勘误表
版权
英特尔公司1996
1995年12月
订单号290414-003
UPI- C42 UPI- L42
表1引脚说明
符号
测试0
测试1
DIP
针
No
1
39
PLCC
针
No
2
43
QFP
针
No
18
16
TYPE
I
名称和功能
测试输入
输入引脚，可以使用条件进行直接测试
分支指令
频率参考
测试1 （T
1
）成为事件定时器
输入（通过软件控制）测试0 （T
0
）采用的是多功能引脚
在同步过程中PROM编程和ROM EPROM验证
模式到指令状态重置为S1和同步内部时钟
为PH1
XTAL 1
XTAL 2
RESET
2
3
4
3
4
5
19
20
22
O
I
I
产量
振荡放大器的输出
输入
输入到振荡放大器和内部时钟发生器
电路
RESET
输入用于复位状态触发器设置程序计数器
零，从暂停掉电模式迫使UPI- C42
RESET是在EPROM编程和验证也用
SS
5
6
23
I
单步
配合使用的同步输出单步输入
通过各个指令（EPROM ）本应连接至步骤的程序
to
a
当不使用时，该引脚5V也被用来将器件同步
模式通过将12 5V吧
芯片选择
使用片选输入中选择一个UPI微电脑
出几个连接到公共数据总线
外部访问
外部接入的输入，允许仿真
测试和ROM EPROM验证该引脚应接低电平，如果
未使用
读
IO读取输入，使主CPU读取数据和
从输出数据总线缓冲器或状态寄存器的状态字
命令数据SELECT
地址输入所使用的主处理器
指示字节传输是数据（A
0
e
0 F1复位）或命令
(A
0
e
1 F1设置）一个
0
e
0在程序和验证操作
写
IO写入的输入使主CPU写入数据，并
命令字的UPI输入数据总线缓冲器
输出时钟
其中每UPI指令，一旦发生输出信号
周期SYNC可以作为外部电路的选通信它也被用来
同步单步操作
数据总线
采用三态双向数据总线缓冲器线
接口UPI微电脑8位主站系统数据总线
端口1
8位端口1准双向I O线P
10
– P
17
访问
签名行和安全位
CS
EA
6
7
7
8
24
25
I
I
RD
A
0
8
9
9
10
26
27
I
I
WR
SYNC
10
11
11
13
28
29
I
O
D
0
–D
7
（巴士）
P
10
–P
17
12–19
27–34
14–21
30–33
35–38
30–37
2– 10
I O
I O
2
UPI- C42 UPI- L42
4
P
24
和P
25
是端口引脚或缓冲区标志引脚
它可以用来中断一个主proces-
SOR这些引脚默认为复位端口引脚
如果' EN旗标' '指令已经execut-
ED P
24
成为OBF （输出缓冲器满）
引脚A' '1''写入P
24
使OBF引脚（在
引脚输出OBF状态位） A' ' 0 ''写入
P
24
禁止OBF引脚（引脚保持低电平）
该引脚可以用来表明有效数据
可从UPI （在输出数据总线缓冲的
ER ）
如果' EN旗标'已执行P
25
BE-
谈到国际羽联（输入缓冲器满）引脚上的'' 1 ''令状
10至P
25
使IBF引脚（引脚输出
国际羽联状态位A' ' 0 ''写的逆
P
25
禁止IBF引脚（引脚保持低电平）
该管脚可用于指示该UPI是
准备好数据
数据总线缓冲器中断能力
UPI- 42兼容功能
1
两个数据总线缓冲器一个用于输入，一个用于
输出这样一个更简洁的主从
协议
290414 –5
2
8位状况
ST
7
ST
6
ST
5
ST
4
F
1
F
0
国际羽联OBF
D
7
D
6
D
5
D
4
D
3
D
2
D
1
D
0
ST
4
ST =
7
是用户自定义的状态位这些
位由' MOV STS A' '单定义
字节单周期指令的比特4-7
acccumulator移动到的状态位4-7
寄存器位0 - 3状态寄存器都没有
受影响
MOV STS一
操作码90H
290414 –7
1
D
7
0
0
1
0
0
0
0
D
0
EN FLAGS
操作码0F5H
1
D
7
1
1
1
0
1
0
1
D
0
3
RD和WR是边沿触发IBF OBF F
1
和
RD的下降沿以后的INT内部变化
或WR
的时间期间，主机CPU在读取
状态寄存器的UPI防止updat-
荷兰国际集团后，该寄存器或“锁定”
5
P
26
和P
27
是端口引脚或DMA握手
引脚与DMA控制器使用这些引脚
默认为复位端口引脚
如果' EN DMA ' '指令已执行
P
26
成为DRQ （ DMA请求）引脚上的'' 1 ''
写入P
26
导致DMA请求（ DRQ是
激活） DRQ被停用DACK
RD
DACK
WR的' EN DMA '' IN-或执行
梁支
290414 –6
DMA握手能力
290414 –8
5
UPI- C42 UPI- L42
通用外围接口
CHMOS 8位从微控制器
Y
Y
Y
Y
Y
Y
引脚和软件架构上
兼容所有UPI- 41和UPI- 42
制品
低电压工作与UPI-
L42
整整3 3V支持
硬件A20门支持
暂停掉电模式
安全位代码保护支持
8位的CPU加上ROM OTP EPROM RAM
我O定时器计数器和时钟
单人套餐
4096 ×8的ROM的OTP 256 ×8的RAM ，8位
定时器计数器18个可编程I O
引脚
DMA中断或轮询操作
支持
Y
Y
Y
Y
Y
Y
Y
Y
Y
一个8位状态和两个数据
寄存器异步从机用于─
主界面
完全兼容所有的Intel和大多数
其它微处理器系列
可互换的ROM和OTP EPROM
版本
可扩展的I O
同步模式可用
在90 70％的指令单字节
快速脉冲编程算法
快速OTP编程
可提供40引脚塑封44引线
塑料有引线芯片载体和
44引脚四方扁平封装包
（见包装规格订单
和S）的
240800封装类型P N
Y
该UPI- C42是一款增强CHMOS版本的行业标准的英特尔UPI- 42系列它是在制造
英特尔的CHMOS III -E过程的UPI- C42是引脚和软件与NMOS UPI架构兼容
家庭的UPI- C42拥有所有的NMOS系列相同的功能，以及更大的用户可编程存储器
阵列（ 4K ）硬件A20门的支持和更低的功耗固有的CHMOS产品
该UPI- L42提供了相同的功能和接口的兼容性为UPI- C42以及提供低
电压3 3V操作
该UPI- C42基本上是一个'奴隶''微控制器或与从站接口的微控制器包含在
芯片接口寄存器包含使UPI设备作为在从属外围控制器
MCS模块和iAPX家庭以及其他8位16位和32位系统
为了让用户完全灵活的程序存储器可在ROM和一次性可编程EPROM
（ OTP）的
290414– 1
图1引脚DIP
CON组fi guration
290414 –2
290414 –3
图2 PLCC引脚配置
图3 QFP引脚配置
其他品牌和名称是其各自所有者的财产
本文档中的信息均与英特尔产品相关的英特尔概不承担任何责任，包括侵犯任何专利或
版权销售英特尔产品和使用，除非在英特尔的条款和条件出售此类产品的英特尔保留作出正确的规定
修改这些参数，恕不另行通知微电脑产品随时可能有轻微的变化，以本规范勘误表
版权
英特尔公司1996
1995年12月
订单号290414-003
UPI- C42 UPI- L42
表1引脚说明
符号
测试0
测试1
DIP
针
No
1
39
PLCC
针
No
2
43
QFP
针
No
18
16
TYPE
I
名称和功能
测试输入
输入引脚，可以使用条件进行直接测试
分支指令
频率参考
测试1 （T
1
）成为事件定时器
输入（通过软件控制）测试0 （T
0
）采用的是多功能引脚
在同步过程中PROM编程和ROM EPROM验证
模式到指令状态重置为S1和同步内部时钟
为PH1
XTAL 1
XTAL 2
RESET
2
3
4
3
4
5
19
20
22
O
I
I
产量
振荡放大器的输出
输入
输入到振荡放大器和内部时钟发生器
电路
RESET
输入用于复位状态触发器设置程序计数器
零，从暂停掉电模式迫使UPI- C42
RESET是在EPROM编程和验证也用
SS
5
6
23
I
单步
配合使用的同步输出单步输入
通过各个指令（EPROM ）本应连接至步骤的程序
to
a
当不使用时，该引脚5V也被用来将器件同步
模式通过将12 5V吧
芯片选择
使用片选输入中选择一个UPI微电脑
出几个连接到公共数据总线
外部访问
外部接入的输入，允许仿真
测试和ROM EPROM验证该引脚应接低电平，如果
未使用
读
IO读取输入，使主CPU读取数据和
从输出数据总线缓冲器或状态寄存器的状态字
命令数据SELECT
地址输入所使用的主处理器
指示字节传输是数据（A
0
e
0 F1复位）或命令
(A
0
e
1 F1设置）一个
0
e
0在程序和验证操作
写
IO写入的输入使主CPU写入数据，并
命令字的UPI输入数据总线缓冲器
输出时钟
其中每UPI指令，一旦发生输出信号
周期SYNC可以作为外部电路的选通信它也被用来
同步单步操作
数据总线
采用三态双向数据总线缓冲器线
接口UPI微电脑8位主站系统数据总线
端口1
8位端口1准双向I O线P
10
– P
17
访问
签名行和安全位
CS
EA
6
7
7
8
24
25
I
I
RD
A
0
8
9
9
10
26
27
I
I
WR
SYNC
10
11
11
13
28
29
I
O
D
0
–D
7
（巴士）
P
10
–P
17
12–19
27–34
14–21
30–33
35–38
30–37
2– 10
I O
I O
2
UPI- C42 UPI- L42
4
P
24
和P
25
是端口引脚或缓冲区标志引脚
它可以用来中断一个主proces-
SOR这些引脚默认为复位端口引脚
如果' EN旗标' '指令已经execut-
ED P
24
成为OBF （输出缓冲器满）
引脚A' '1''写入P
24
使OBF引脚（在
引脚输出OBF状态位） A' ' 0 ''写入
P
24
禁止OBF引脚（引脚保持低电平）
该引脚可以用来表明有效数据
可从UPI （在输出数据总线缓冲的
ER ）
如果' EN旗标'已执行P
25
BE-
谈到国际羽联（输入缓冲器满）引脚上的'' 1 ''令状
10至P
25
使IBF引脚（引脚输出
国际羽联状态位A' ' 0 ''写的逆
P
25
禁止IBF引脚（引脚保持低电平）
该管脚可用于指示该UPI是
准备好数据
数据总线缓冲器中断能力
UPI- 42兼容功能
1
两个数据总线缓冲器一个用于输入，一个用于
输出这样一个更简洁的主从
协议
290414 –5
2
8位状况
ST
7
ST
6
ST
5
ST
4
F
1
F
0
国际羽联OBF
D
7
D
6
D
5
D
4
D
3
D
2
D
1
D
0
ST
4
ST =
7
是用户自定义的状态位这些
位由' MOV STS A' '单定义
字节单周期指令的比特4-7
acccumulator移动到的状态位4-7
寄存器位0 - 3状态寄存器都没有
受影响
MOV STS一
操作码90H
290414 –7
1
D
7
0
0
1
0
0
0
0
D
0
EN FLAGS
操作码0F5H
1
D
7
1
1
1
0
1
0
1
D
0
3
RD和WR是边沿触发IBF OBF F
1
和
RD的下降沿以后的INT内部变化
或WR
的时间期间，主机CPU在读取
状态寄存器的UPI防止updat-
荷兰国际集团后，该寄存器或“锁定”
5
P
26
和P
27
是端口引脚或DMA握手
引脚与DMA控制器使用这些引脚
默认为复位端口引脚
如果' EN DMA ' '指令已执行
P
26
成为DRQ （ DMA请求）引脚上的'' 1 ''
写入P
26
导致DMA请求（ DRQ是
激活） DRQ被停用DACK
RD
DACK
WR的' EN DMA '' IN-或执行
梁支
290414 –6
DMA握手能力
290414 –8
5
QQ：2881677436 复制
