飞利浦半导体
产品数据
双路双向总线缓冲器
P82B96
销刀豆网络gurations
8脚双列直插，SO， TSSOP
Sx
1
8
V
CC
Rx
2
7
Sy
Tx
3
6
Ry
特点
第I双向数据传输
2
C总线信号
隔离电容允许400 pF的上Sx的/ SY侧
TX /泰输出有60毫安吸收能力驱动
4000 pF的的Tx /泰方
低阻抗，高电容公交车
GND
4
5
Ty
SU01011
我劈叉
2
C信号为对前进/后退的Tx / Rx ，泰/ RY信号
低电源电流
ESD保护超过每JESD22 - A114 3500 V HBM ，
用于与光电隔离器和类似设备接口
需要单向输入和输出信号路径。
侧与电源电压无关
闭锁免费（双极性工艺，无锁扣结构）
封装形式： DIP ， SO和TSSOP
典型应用
（例如， 5伏和3伏或15 V ）
250 V DIP封装/ 400 V SO每JESD22- A115打包MM ，
每JESD22 - C101 1000 V CDM
我之间的接口
2
在不同的逻辑电平操作空调巴士
我之间的接口
2
C和SMB （ 350
A)
总线标准。
我简单的转换
2
SDA或SCL信号，多点
接口方面采用光电耦合器之间提供光耦隔离
I
2
C总线节点高达400千赫。
差分总线的硬件，例如，通过兼容PCA82C250 。
描述
该P82B96是一个双极集成电路，创建一个非锁定，
正常的我之间的双向，逻辑接口
2
C总线和
其他范围的总线配置。它可以连接我
2
C总线的逻辑
信号具有不同的电压和电流水平类似总线。
例如，它可以连接到350
A
SMB总线，至3.3 V逻辑
装置，以及到15 V的水平和/或低阻抗线路，以改善
抗噪能力上再总线长度。
它实现了这个接口，而对正常的我任何限制
2
C
协议或时钟速度。在IC加载荷最小到I
2
C
节点，而新的总线或远程I的负载
2
节点不
传输或变换到本地节点。对限制
我数
2
在一个系统中C器件，或物理上分离
在它们之间，几乎消除。发送SDA / SCL
经由平衡传输线（双绞线）或用信号
电气隔离（光电耦合）很简单，因为独立
设置定向Tx和Rx信号。 Tx和Rx信号
可以直接连接，而不会引起闩锁，以提供一个
与我替代双向信号线
2
属性。
2004年03月26日
2
符号
Sx
针
1
2
3
4
5
6
7
8
描述
I
2
C总线（ SDA和SCL ）
接收信号
Rx
Tx
发射信号
GND
Ty
负电源
发射信号
接收信号
Ry
Sy
I
2
C总线（ SDA和SCL ）
正电源
V
CC
特别提示：
两个或更多个Sx的或SY I / O的不能互连。该P82B96
设计不支持该配置。双向I
2
C的信号连接
不允许任何方向控制引脚的话，相反，稍有不同
逻辑低电压电平被用来在Sx的/ SY避免闩锁的本
缓冲区。 A“我经常
2
低“应用在P82B96的接收/ RY会
传播到Sx / SY作为“缓冲低”以略高
电压电平。如果这个特殊的“缓冲低”适用于溶剂萃取/ SY
另外P82B96的第二P82B96不会承认它作为一个
“我经常
2
C总线低“ ，不会就传播到它的tx /泰输出。
P82B96的Sx的/ SY侧可以不连接到类似的缓冲器
依赖于特殊的逻辑阈值，它们的操作中，例如
PCA9511 ， PCA9515 ， PCA9518和。溶剂萃取/ SY方仅用于
对，并用时，正常的I兼容
2
对I C的逻辑电平
2
C
主机和从机的芯片，甚至发送/接收第二P82B96信号
如果需要的话。与Tx / Rx和泰/ RY I / O引脚使用标准I
2
逻辑
我的所有电压等级
2
部分。上有没有限制
与Tx / Rx和泰互联/ RY I / O引脚等P82B96s ，
例如在一个星点或多点的配置用Tx / Rx和
在公用总线和Sx的/ SY侧连接到一节/ RY I / O引脚
线路卡从设备。欲了解更多详细信息，请参阅
应用
注AN255 。
在至少20米的电线， 400千赫兹操作（见
AN10148)
2 V至15 V的I电源电压范围
2
逻辑电平Sx的/ SY
钉扎
飞利浦半导体
产品数据
双路双向总线缓冲器
P82B96
订购信息
套餐
8引脚塑料双列直插式封装
8引脚塑料小外形封装
8引脚塑料超薄紧缩小型封装
温度范围
–40
°C
+85
°C
–40
°C
+85
°C
–40
°C
+85
°C
订货编号
P82B96PN
P82B96TD
P82B96DP
上部MARK
P82B96PN
P82B96T
82B96
图号
SOT97-1
SOT96-1
SOT505-1
注意：
1.标准包装数量和包装等数据可在www.philipslogic.com/packaging 。
框图
+V
CC
(2–15 V)
8
SX （ SDA ）
1
3
德克萨斯州（TXD ， SDA ）
2
RX （ RXD， SDA ）
SY （ SCL ）
7
5
TY （TXD ， SCL ）
6
RY （ RXD， SCL ）
P82B96
4
GND
SU01012
功能说明
该P82B96有两个相同的缓冲器，允许两者的缓冲
在我
2
C（ SDA和SCL ）信号。每个缓冲器由两个逻辑
信号路径，从我的正向通路
2
C接口引脚驱动
缓冲的总线，并从被缓冲的总线的反向信号路径
输入来驱动我
2
C- BUS接口。
因而这些路径是：
1.感的我的电压状态
2
C引脚Sx的（或SY ）和发送
这种状态在销的Tx （泰RESP ） ，并
2.检测引脚RX（ RY ）的状态，并拉我
2
C引脚低电平
每当接收（ Ry）为低电平。
本次讨论的其余部分将涉及缓冲器的唯一的“X ”的一面：
在“ y”的一侧是相同的。
在我
2
C引脚（SX ）的设计与普通I接口
2
C总线。
逻辑阈值电压电平上的我
2
C总线是独立的
IC供电V
CC
最大余
2
C总线供电电压为15 V和
在保证静态灌电流为3 mA的电流。
接收的逻辑电平被从电源电压确定
V
CC
芯片。逻辑低电平低于V的42 ％
CC
和逻辑高电平
高于V的58％
CC
：用半V的典型开关阈
CC.
TX是没有ESD保护二极管V集电极开路输出
CC
.
它可通过一个上拉电阻到电源电压的连接
多余的V
CC,
只要在15 V额定电压不超过。它有一个
比正常的我更大的电流阱能力
2
I2C器件，能够
下沉大于30mA的静态电流，并且典型百毫安
动态下拉功能也是如此。
逻辑低电平只传送到的Tx时，在我的电压
2
C
销（SX ）低于0.6 V逻辑低电平时接收将导致我
2
C总线
（ Sx的）要与我拉到逻辑低电平按照
2
C
要求（最大5 V应用1.5V） ，但没有足够低到
被环回的Tx输出并使得缓冲器锁存低电平。
最小低电平这种芯片可以在我实现
2
C总线由
低处的Rx通常是0.8 V.
如果电源电压V
CC
失败，那么既没有我
2
C和TX输出
将保持低电平。其集电极开路的配置可以让他们
上拉至额定最大为15 V，即使没有V
CC
目前。在SX和接收也存在没有输入配置
加载外部信号甚至当V
CC
不存在。
任何信号引脚的有效输入电容，通过测定其
总线上升时间的影响，小于7 pF的所有总线电压和
电源电压，包括V
CC
= 0 V.
2004年03月26日
3
飞利浦半导体
产品数据
双路双向总线缓冲器
P82B96
符号
参数
条件
分钟。
典型值。
马克斯。
单位
输入逻辑开关阈值电压
V
Sx
, V
Sy
V
Sx
, V
Sy
dV
Sx
/ DT ，
dV
Sy
/ DT
输入逻辑电压低（注3 ）
正常我
2
C总线
正常
I
2
C总线
—
—
640
650
–2
—
—
600
—
—
—
—
mV
mV
输入逻辑电平高门槛（注3 ）
700
输入阈值温度系数
输入逻辑高电平
输入阈值
输入逻辑低电平
毫伏/ K
V
V
V
V
Rx
, V
Ry
V
Rx
, V
Ry
V
Rx
, V
Ry
V
Sx
, V
Sy
应用第五部分
CC
应用第五部分
CC
应用第五部分
CC
0.58
—
—
0.5
0.42
—
逻辑电平阈值差
输入/输出逻辑电平的差异（注1）
V
SX
输出低电平0.2毫安 -
V
SX
输入HIGH最大
50
85
mV
注意事项：
1.最低值要求的上拉电流， 200
A,
保证了对V中的最小值
SX
输出低电平将始终超过
最小V
SX
输入高电平，以消除闭锁的任何可能性。指定不同的是任何IC内部设计保证。而
在绝对水平的公差允许小概率低，从一个S
X
输出由一个S识别
X
另一个P82B96此输入
对一般的应用没有影响。在任何设计中在S
X
不同的IC引脚不应该因为由此产生的系统关联
会很容易引起噪声和不支持我的所有
2
C的工作模式。
2.输出逻辑低电平取决于吸收电流。对于缩放，看
应用笔记AN255 。
3.输入逻辑阈值是与电源电压无关的。
特征
符号
参数
条件
分钟。
典型值。
马克斯。
单位
在V总线释放
CC
失败
V
Sx
, V
Sy
,
V
Tx
, V
Ty
dv / dt的
V
CC
电压在所有巴士
保证被释放
—
—
—
1
V
保证发行的温度系数
电压
–4
—
毫伏/ K
缓存的响应时间
T
秋季延迟
V
Sx
到V
Tx
V
Sy
到V
Ty
T
上升延时
V
Sx
到V
Tx
V
Sy
到V
Ty
间上落的输入缓冲延时
V
Sx
=输入切换门限，
和V
Tx
输出下降50％。
在瑞星之间的输入缓冲延时
V
Sx
=输入切换门限，
和V
Tx
输出达到50 ％V
CC
R
Tx
拉= 160
,
无容性负载，V
CC
= 5 V
R
Tx
拉= 160
,
无容性负载，V
CC
= 5 V
R
Sx
拉= 1500
,
no
容性负载，V
CC
= 5 V
—
70
—
ns
—
90
—
ns
T
秋季延迟
V
Rx
到V
Sx
V
Ry
到V
Sy
T
上升延时
V
Rx
到V
Sx
V
Ry
到V
Sy
间上落的输入缓冲延时
V
Rx
=输入切换门限，
和V
Sx
输出下降50％。
在瑞星之间的输入缓冲延时
V
Rx
=输入切换门限，
和V
Sx
输出达到50 ％V
CC
—
250
—
ns
R
Sx
拉= 1500
,
无容性负载，V
CC
= 5 V
—
270
—
ns
输入电容
C
in
任何信号引脚的有效输入电容
通过增加总线的上升时间测量
—
—
7
pF
注响应时间
V的下降时间
TX
从5伏到2.5伏的测试是大约15毫微秒。
V的下降时间
SX
从5伏到2.5伏的测试是大约50毫微秒。
Ⅴ的上升时间
TX
从0V到2.5V的测试中大约为20毫微秒。
Ⅴ的上升时间
SX
从0.9伏到2.5伏的测试是大约70毫微秒。
2004年03月26日
5
在T
AMB
= 25
°C;
电压是相对于指定至GND， V
CC
= 5V ，除非另有说明。
P82B96
双路双向总线缓冲器
牧师08 - 2009年11月10日
产品数据表
1.概述
该P82B96是一个双极集成电路，创建一个非锁定，双向，逻辑接口
正常我之间
2
C总线以及一系列其他巴士CON连接gurations 。它可以连接
I
2
C总线逻辑信号到具有不同的电压和电流水平类似总线。
例如，它可以连接到350
A
SMBus的，至3.3 V逻辑器件，以及15 V
水平和/或低阻抗线路，以改善上较长的总线长度的抗噪声能力。
它实现了这个接口，而对正常的我任何限制
2
C总线协议或时钟
速度。在IC加载荷最小到I
2
C总线的节点，并且新的总线的负荷或
远程I
2
C总线的节点不发送或转化到本地节点。限制
上的余数
2
在一个系统C总线设备，或者它们之间的物理分离，
几乎消除。通过传输平衡传输SDA和SCL信号
线（双绞线）或电气隔离（光电耦合）很简单，因为独立
设置定向Tx和Rx信号。 Tx和Rx信号可以是直接
连接，而不会引起闩锁，提供一种替代的双向信号线与
I
2
C总线的性能。
2.特点
I
我的双向数据传输
2
C总线信号
I
隔离电容允许400 pF的pF的上上TX / TY侧SX / SY侧和4000
I
TX /泰输出有60毫安吸收能力，用于驱动低阻抗，高电容
巴士
I
在至少20米的电线， 400千赫兹操作（见
AN10148)
I
2 V至15 V的I电源电压范围
2
C总线逻辑电平SX / SY方
与电源电压无关
I
我劈叉
2
C总线信号转换为对前进/后退接口TX / RX ， TY / RY信号
与光电隔离器和需要单向输入的类似设备，并
输出信号路径。
I
低电源电流
I
ESD保护超过每JESD22 - A114 3500 V HBM ， 250 V DIP封装， 400 V
SO每JESD22- A115打包MM ，和1000 V CDM每JESD22- C101
I
闭锁免费（双极性工艺，无锁扣结构）
I
封装形式： DIP8 ， SO8和TSSOP8
恩智浦半导体
P82B96
双路双向总线缓冲器
7.功能描述
请参阅
图1 “块P82B96示意图” 。
该P82B96兼具I的两个相同的缓冲器，允许缓冲
2
C总线（ SDA和
SCL）信号。每个缓冲器从由两个逻辑信号通路，正向通路
I
2
C总线接口引脚驱动该缓冲的总线，并从相反的信号路径
缓冲的总线输入，以驱动我
2
C总线接口。因而这些路径是：
感觉到我的电压状态
2
C总线引脚Sx的（或SY ）和发送这种状态引脚
德克萨斯（泰分别） ，和
感应引脚RX（ RY ）的状态，并拉我
2
C总线引脚为低电平时的Rx （ Ry）为
低。
本次讨论的其余部分将只解决了'X'缓冲区的一面;在“Y”方
相同的。
在我
2
C总线引脚（SX ）的设计与普通I接口
2
C总线。
逻辑阈值电压电平上的我
2
C总线是独立的IC电源的V
CC
.
最大余
2
C总线供电电压为15 V ，并保证接收器的静态电流
3毫安。
接收的逻辑电平被从电源电压V确定
CC
芯片。逻辑
LOW低于V的42 ％
CC
和逻辑HIGH为高于V的58％
CC
（与典型的开关
半V的门槛
CC
).
TX是没有ESD保护二极管V的集电极开路输出
CC
。它可以被连接
通过一个上拉电阻到电源电压超过Ⅴ的
CC
的，只要在15伏不能
超标。它比普通的我一个更大的电流吸收能力
2
C总线的设备，是
可吸收大于30mA的静态电流，并且典型100毫安动态下拉
能力为好。
逻辑低电平只传送到的Tx时，在我的电压
2
C总线引脚（SX ）低于
0.6 V逻辑低电平时接收将导致我
2
C总线（ Sx的）被拉到一个逻辑低电平
按照我
2
C总线的要求（最高1.5 V ，5 V应用），但不低
足以被环回至与Tx输出，并导致缓冲器锁存低电平。
最小低电平这种芯片可以在我实现
2
C总线通过一个低于Rx为典型
0.8 V.
如果电源电压V
CC
失败，那么既没有我
2
C总线，也不TX输出将保持低电平。
其集电极开路CON组fi guration允许它们被上拉至额定最大的
15 V ，即使没有V
CC
目前。在SX和接收也存在没有输入CON组fi guration
加载外部信号甚至当V
CC
不存在。
任何信号引脚的有效输入电容，它的作用，对总线的上升时间测量，
小于7 pF适用于所有的总线电压和电源电压，包括V
CC
= 0 V.
备注：
两个或更多个Sx的或SY I / O的不能互连。该设计P82B96
不支持这种配置。双向I
2
C总线信号不允许任何
方向控制引脚，因此，反而略有不同的逻辑低电压电平用于Sx的/ SY
为了避免锁定此缓冲区。 A'常规I
2
C总线低“应用在P82B96的接收/ RY
将传播到Sx / SY作为“缓冲低”与稍高的电压电平。如果这
P82B96_8
NXP B.V. 2009保留所有权利。
产品数据表
牧师08 - 2009年11月10日
4 32
恩智浦半导体
P82B96
双路双向总线缓冲器
特殊的“缓冲低”被施加到另一个P82B96的Sx的/ SY该第二P82B96将
不承认它作为一个“常规I
2
C总线低“ ，不会就传播到它的tx /泰输出。
P82B96的Sx的/ SY侧可以不连接到依赖于特殊的类似缓冲器
逻辑阈值，它们的操作中，例如PCA9511 ， PCA9515或PCA9518 。该
SX / SY侧仅供以及与，正常的I兼容
2
C总线逻辑电压
我的水平
2
C总线主从芯片，甚至发送/接收第二P82B96如果信号
所需。与Tx / Rx和泰/ RY I / O引脚使用标准I
2
所有的C总线的逻辑电平
I
2
C总线的部分。有
no
在Tx / Rx和泰/ RY我的互连限制/ O
引脚到其他P82B96s ，例如在星形或点对多点CON组fi guration用Tx / Rx和
在公用总线和Sx的/ SY侧连接到线路卡奴泰/ RY I / O引脚
设备。欲了解更多详细信息，请参阅
应用笔记AN255 。
8.极限值
表4 。
极限值
按照绝对最大额定值系统（ IEC 60134 ） 。
电压相对于针脚GND 。
符号
V
CC
V
Sx
V
Tx
V
Rx
I
n
P
合计
T
j
T
英镑
T
AMB
[1]
参数
电源电压
电压引脚Sx的
电压的Tx引脚
电压引脚接收
目前的任何引脚
总功耗
结温
储存温度
环境温度
条件
V
CC
到GND
I
2
C总线的SDA或SCL
缓冲输出
接收输入
[1]
[1]
民
0.3
0.3
0.3
0.3
-
-
最大
+18
+18
+18
+18
250
300
+125
+125
+85
单位
V
V
V
V
mA
mW
°C
°C
°C
工作范围
P82B96TD/S900
操作
40
55
40
参见
第10.2节“的绝对最低值负冲” 。
P82B96_8
NXP B.V. 2009保留所有权利。
产品数据表
牧师08 - 2009年11月10日
5 32
P82B96
双路双向总线缓冲器
牧师06 - 2008年1月31日
产品数据表
1.概述
该P82B96是一个双极集成电路，创建一个非锁定，双向，逻辑接口
正常我之间
2
C总线以及一系列其他巴士CON连接gurations 。它可以连接
I
2
C总线逻辑信号到具有不同的电压和电流水平类似总线。
例如，它可以连接到350
A
SMBus的，至3.3 V逻辑器件，以及15 V
水平和/或低阻抗线路，以改善上较长的总线长度的抗噪声能力。
它实现了这个接口，而对正常的我任何限制
2
C总线协议或时钟
速度。在IC加载荷最小到I
2
C总线的节点，并且新的总线的负荷或
远程I
2
C总线的节点不发送或转化到本地节点。限制
上的余数
2
在一个系统C总线设备，或者它们之间的物理分离，
几乎消除。通过传输平衡传输SDA和SCL信号
线（双绞线）或电气隔离（光电耦合）很简单，因为独立
设置定向Tx和Rx信号。 Tx和Rx信号可以是直接
连接，而不会引起闩锁，提供一种替代的双向信号线与
I
2
C总线的性能。
2.特点
I
我的双向数据传输
2
C总线信号
I
隔离电容允许400 pF的pF的上上TX / TY侧SX / SY侧和4000
I
TX /泰输出有60毫安吸收能力，用于驱动低阻抗，高电容
巴士
I
在至少20米的电线， 400千赫兹操作（见
AN10148)
I
2 V至15 V的I电源电压范围
2
C总线逻辑电平SX / SY方
与电源电压无关
I
我劈叉
2
C总线信号转换为对前进/后退接口TX / RX ， TY / RY信号
与光电隔离器和需要单向输入的类似设备，并
输出信号路径。
I
低电源电流
I
ESD保护超过每JESD22 - A114 3500 V HBM ， 250 V DIP封装， 400 V
SO每JESD22- A115打包MM ，和1000 V CDM每JESD22- C101
I
闭锁免费（双极性工艺，无锁扣结构）
I
封装形式： DIP8 ， SO8和TSSOP8
恩智浦半导体
P82B96
双路双向总线缓冲器
7.功能描述
请参阅
图1 “块P82B96示意图” 。
该P82B96兼具I的两个相同的缓冲器，允许缓冲
2
C总线（ SDA和
SCL）信号。每个缓冲器从由两个逻辑信号通路，正向通路
I
2
C总线接口引脚驱动该缓冲的总线，并从相反的信号路径
缓冲的总线输入，以驱动我
2
C总线接口。因而这些路径是：
感觉到我的电压状态
2
C总线引脚Sx的（或SY ）和发送这种状态引脚
德克萨斯（泰分别） ，和
感应引脚RX（ RY ）的状态，并拉我
2
C总线引脚为低电平时的Rx （ Ry）为
低。
本次讨论的其余部分将只解决了'X'缓冲区的一面;在“Y”方
相同的。
在我
2
C总线引脚（SX ）的设计与普通I接口
2
C总线。
逻辑阈值电压电平上的我
2
C总线是独立的IC电源的V
CC
.
最大余
2
C总线供电电压为15 V ，并保证接收器的静态电流
3毫安。
接收的逻辑电平被从电源电压V确定
CC
芯片。逻辑
LOW低于V的42 ％
CC
和逻辑HIGH为高于V的58％
CC
（与典型的开关
半V的门槛
CC
).
TX是没有ESD保护二极管V的集电极开路输出
CC
。它可以被连接
通过一个上拉电阻到电源电压超过Ⅴ的
CC
的，只要在15伏不能
超标。它比普通的我一个更大的电流吸收能力
2
C总线的设备，是
可吸收大于30mA的静态电流，并且典型100毫安动态下拉
能力为好。
逻辑低电平只传送到的Tx时，在我的电压
2
C总线引脚（SX ）低于
0.6 V逻辑低电平时接收将导致我
2
C总线（ Sx的）被拉到一个逻辑低电平
按照我
2
C总线的要求（最高1.5 V ，5 V应用），但不低
足以被环回至与Tx输出，并导致缓冲器锁存低电平。
最小低电平这种芯片可以在我实现
2
C总线通过一个低于Rx为典型
0.8 V.
如果电源电压V
CC
失败，那么既没有我
2
C总线，也不TX输出将保持低电平。
其集电极开路CON组fi guration允许它们被上拉至额定最大的
15 V ，即使没有V
CC
目前。在SX和接收也存在没有输入CON组fi guration
加载外部信号甚至当V
CC
不存在。
任何信号引脚的有效输入电容，它的作用，对总线的上升时间测量，
小于7 pF适用于所有的总线电压和电源电压，包括V
CC
= 0 V.
备注：
两个或更多个Sx的或SY I / O的不能互连。该设计P82B96
不支持这种配置。双向I
2
C总线信号不允许任何
方向控制引脚，因此，反而略有不同的逻辑低电压电平用于Sx的/ SY
为了避免锁定此缓冲区。 A'常规I
2
C总线低“应用在P82B96的接收/ RY
将传播到Sx / SY作为“缓冲低”与稍高的电压电平。如果这
P82B96_6
NXP B.V. 2008保留所有权利。
产品数据表
牧师06 - 2008年1月31日
4 28
恩智浦半导体
P82B96
双路双向总线缓冲器
特殊的“缓冲低”被施加到另一个P82B96的Sx的/ SY该第二P82B96将
不承认它作为一个“常规I
2
C总线低“ ，不会就传播到它的tx /泰输出。
P82B96的Sx的/ SY侧可以不连接到依赖于特殊的类似缓冲器
逻辑阈值，它们的操作中，例如PCA9511 ， PCA9515或PCA9518 。该
SX / SY侧仅供以及与，正常的I兼容
2
C总线逻辑电压
我的水平
2
C总线主从芯片，甚至发送/接收第二P82B96如果信号
所需。与Tx / Rx和泰/ RY I / O引脚使用标准I
2
所有的C总线的逻辑电平
I
2
C总线的部分。有
no
在Tx / Rx和泰/ RY我的互连限制/ O
引脚到其他P82B96s ，例如在星形或点对多点CON组fi guration用Tx / Rx和
在公用总线和Sx的/ SY侧连接到线路卡奴泰/ RY I / O引脚
设备。欲了解更多详细信息，请参阅
应用笔记AN255 。
8.极限值
表4 。
极限值
按照绝对最大额定值系统（ IEC 60134 ） 。
电压相对于针脚GND 。
符号
V
CC
V
Sx
V
Tx
V
Rx
I
n
P
合计
T
j
T
英镑
T
AMB
参数
电源电压
电压引脚Sx的
电压的Tx引脚
电压引脚接收
目前的任何引脚
总功耗
结温
储存温度
环境温度
操作
工作范围
P82B96TD/S410
条件
V
CC
到GND
I
2
C总线的SDA或SCL
缓冲输出
接收输入
民
0.3
0.3
0.3
0.3
-
-
40
55
40
最大
+18
+18
+18
+18
250
300
+125
+125
+85
单位
V
V
V
V
mA
mW
°C
°C
°C
P82B96_6
NXP B.V. 2008保留所有权利。
产品数据表
牧师06 - 2008年1月31日
5 28
QQ：2880707522 复制
