【ARM60数据表卓联半导体公司产品型号： P60ARM -B / IG / GP1N笔记1)2)原来】,IC型号P60ARM-GP1N,P60ARM-GP1N PDF资料,P60ARM-GP1N经销商,ic,电子元器件-51电子网

ARM60

数据表

卓联半导体公司产品型号： P60ARM -B / IG / GP1N

笔记

原来P60ARM / CG / GPFR已经过时了

该数据表包括以前在补充提供的性能数据

MS4396 - 1996年1月

前言

的ARM60是一个低功率的，通用的32位RISC微处理器。它的一个实施

ARM6宏单元，封装在一个100引脚公制四方扁平封装。它的简单，优雅和全静态设计

特别适合对成本和功耗敏感的应用。

32位RISC处理器

地址寄存器

32位数据总线

32位地址总线

地址

增量

指令

解码器

＆放大器;

逻辑

控制

大和little endian操作模式

高性能RISC

21 MIPS持续@ 30MHz的（ 30 MIPS峰值） @ 5V

低功耗

1.5毫安/ MHz的@ 5V制作1微米CMOS

全静态操作

适合对功耗敏感的应用

快速中断响应

对于实时应用

虚拟内存系统支持

优秀的高层次语言支持

简单但功能强大的指令集

IEEE 1149.1 （ JTAG ）边界扫描

缓解测试

注册银行

布斯

倍增器

桶

移

32位ALU

指令

管道&

读数据

写数据寄存器

应用范围：

该ARM60非常适合那些需要高性能RISC从结构紧凑，功耗应用

高效的处理器。这些包括：

Telecomms

- 如GSM终端控制器

数据通信

- 如协议转换

便携式计算

- 如掌上电脑

便携式仪器

- 例如，手持数据获取单元

汽车

- 如发动机管理单元

消费类多媒体

- 低成本控制器

前言-II

1.0

介绍

1.1

1.2

ARM60框图

ARM60功能框图

2.0

3.0

信号说明

编程模型

3.1

3.2

3.3

3.4

3.5

硬件CON组fi guration

操作模式选择

异常

RESET

指令集汇总

在条件字段

分支和分支联接（B ， BL ）

数据处理

PSR转移（MRS ， MSR ）

乘法和乘累加（ MUL ， MLA）

单一的数据传输（ LDR ， STR ）

块数据传输（ LDM ， STM ）

单一数据交换（ SWP ）

软件中断（ SWI ）

协处理器数据操作（ CDP ）

协处理器数据传输（ LDC ， STC ）

协处理器寄存器传输（ MRC ， MCR ）

未定义指令

指令集的例子

周期类型

字节寻址

地址时序

内存管理

锁定操作

拉伸访问时间

接口信号

数据传输周期

寄存器传输周期

特权指令

幂等性

理解过程把科幻斯内德说明

分支和分支与链接

数据操作

乘法和乘累加

装入寄存器

存储寄存器

4.0

指令集

4.1

4.2

4.3

4.4

4.5

4.6

4.7

4.8

4.9

4.10

4.11

4.12

4.13

4.14

4.15

5.0

存储器接口

5.1

5.2

5.3

5.4

5.5

5.6

6.0

协处理器接口

6.1

6.2

6.3

6.4

6.5

6.6

7.0

指令周期操作

7.1

7.2

7.3

7.4

7.5

iii

P60ARM-B

7.6

7.7

7.8

7.9

7.10

7.11

7.12

7.13

7.14

7.15

7.16

7.17

加载多个寄存器

存储多个寄存器

数据交换

软件中断和异常入口

协处理器数据操作

协处理器数据传输（从内存到协处理器）

协处理器数据传输（从协处理器到内存）

协处理器寄存器传输（从协处理器负荷）

协处理器寄存器传输（存储到协处理器）

未定义指令和协处理器缺席

未执行的指令

指令速度摘要

概观

RESET

上拉电阻

指令寄存器

公开说明

测试数据寄存器

边界扫描接口信号

绝对最大额定值

直流工作条件

在AC参数的注意事项

8.0

边界扫描测试接口

8.1

8.2

8.3

8.4

8.5

8.6

8.7

9.0

DC参数

9.1

9.2

101

10.0

11.0

12.0

13.0

AC参数

10.1

105

112

物理细节

引脚

附录 - 向后兼容性

113

115

117

介绍

1.0简介

该ARM60是高级RISC机（ ARM ）系列通用32位的一部分

微处理器，其提供非常低的功耗和价格的高性能器件。该

体系结构是基于精简指令集计算机（ RISC）的原理而设计的指令集及

相关的译码机制相比更加简单与复杂指令

集计算机。这导致高的指令吞吐量和实时的中断响应

从一个小的和具有成本效益的芯片。

该指令集包括11基本指令类型：

两个这样的利用片上的算术逻辑单元，桶形移位器和乘法器的执行

对31个寄存器，每个32比特宽的一个银行的数据的高速操作;

三类存储器和寄存器之间的指令控制数据传输的一优化

用于寻址，灵活性另一个快速上下文切换和所述第三对换数据;

三个指令控制流量和执行的权限级别;和

三种类型的专用于外部协处理器允许的功能的控制

该指令集在一个开放的，统一的方式来扩展片外。

ARM指令集是为许多不同的高级语言编译器的一个很好的目标。哪里

要求严格的代码段，汇编代码编程也很简单，不像有些RISC

依赖于先进的编译器技术的处理器来管理复杂的指令

相互依赖性。

流水线采用使得处理和存储系统的所有部分都可连续工作。

通常，当一个指令被执行时，其后继进行译码，并将第三条指令是

从存储器中取出。

存储器接口被设计为允许在不被意识到的潜在性能

招致在存储器系统成本高。速度关键控制信号流水线，使系统

的控制功能，以标准的低功率逻辑来实现，并且这些控制信号有助于

利用行业标准的动态RAM提供了快速访问模式。

ARM60有一个32位的地址总线。所有ARM处理器共享相同的指令集，以及ARM60可以

配置为使用一个26位的地址总线用于与早期的处理器向后兼容性。

ARM60是一个完全静态CMOS实现了ARM的允许时钟的任何部分被停止

循环极低的残余功耗和无损耗状态的。

符号：

胆大

二进制

- 标志着一个十六进制数量

- 外部信号以粗体显示的大写字母

- 它是不清楚的量是二进制它后面是单词的二进制