P4C116/P4C116L
超高速2K ×8
静态CMOS RAMS
特点
全CMOS ， 6T细胞
高速（平等机会和循环时间）
- 10/12/15/20/25/35 NS （商业）
- 15/20/25/35 NS （军事）
低功耗工作
输出使能控制功能
单5V ± 10 ％电源
通用数据的I / O
充分TTL兼容输入和输出
生产与PACE II技术
TM
标准引脚（ JEDEC批准）
- 24引脚300密耳DIP ， SOIC ， SOJ
- 24引脚焊接密封扁平封装
- 24引脚LCC矩形（ 300× 400密耳）
- 28引脚LCC广场（ 450 ×450密耳）
- 32引脚LCC矩形（ 450× 550密耳）
- 40引脚LCC广场（ 480 ×480密耳）
描述
该P4C116 / P4C116L是16,384位超高速
组织为2K X 8 CMOS存储器静态RAM
不需要时钟或清新，有平等的机会
和循环时间。输入是完全TTL兼容。该
RAM的单5V ± 10 ％容差功率运行
供应量。漏电流通常为10 μA从2.0V
供应量。
存取时间快10纳秒是可用的，
允许大大提高了系统的运行速度。
CMOS用于减少功耗。
该P4C116采用24引脚300密耳DIP ， SOJ和
SOIC封装，焊接密封扁平封装和4个不同
LCC组件（24 ， 28 ，32，和40针） 。
功能框图
销刀豆网络gurations
DIP （ P4 ， C4 ） ， SOJ （ J4 ） ， SOIC （ S4 ）
焊料密封扁平封装（ FS - 1 ）相似
LCC配置在数据表的末尾
文档＃
SRAM110
REV A
1
修订后的2005年10月
P4C116/P4C116L
数据保持特性（ P4C116L军用温度只）
符号
V
DR
I
CCDR
t
CDR
t
R
*T
A
= +25°C
§t
RC
=读周期时间
参数
V
CC
数据保留
数据保持电流
芯片取消到
数据保存时间
手术恢复时间
测试Conditons
民
2.0
TYP 。 *
V
CC
=
2.0V
3.0V
最大
V
CC
=
2.0V
3.0V
单位
V
CE
≥
V
CC
–0.2V,
V
IN
≥
V
CC
–0.2V
或V
IN
≤
0.2V
0
t
RC =
10
15
600
900
A
ns
ns
此参数是保证，但未经测试。
数据保存波形
功耗特性VS. SPEED
符号
I
CC
参数
动态工作电流*
温度
范围
广告
军事
–10
180
不适用
–12
170
不适用
–15
160
170
–20
155
160
–25
150
155
–35
140
150
单位
mA
mA
*V
CC
= 5.5V 。经过测试与产出开放。 F =最大。切换输入为0V和3V 。
CE
= V
IL
,
OE
= V
IH
.
AC电气特性 - 读周期
(V
CC
= 5V ±10 ％ ，全温度范围）
(2)
符号。
t
RC
t
AA
t
AC
t
OH
t
LZ
t
HZ
t
OE
参数
读周期时间
地址访问时间
芯片使能存取时间
从地址变更输出保持
芯片使能在低Z输出
芯片禁用高Z输出
输出使能低到数据有效
–10
10
10
10
2
2
5
6
0
6
0
10
0
0
2
2
–12
12
12
12
2
2
6
8
0
7
0
12
–15
15
15
15
2
2
7
10
0
8
0
15
–20
20
20
20
2
3
8
10
0
9
0
20
–25
25
25
25
2
3
10
15
0
12
0
20
–35
35
35
35
最小值最大值最小值最大值最小值最大值最小值最大值最小值最大值最小值最大值
单位
ns
ns
ns
ns
ns
15
20
15
25
ns
ns
ns
ns
ns
ns
t
OLZ
输出使能低到低Z
t
OHZ
输出使能高到高Z
t
PU
t
PD
芯片使能上电时间
芯片禁用断电
文档＃
SRAM110
REV A
第14页3
P4C116/P4C116L
OE
读循环中没有时序波形。 1 （ OE控制）
(5)
读循环中没有时序波形。 2 （地址控制）
(5,6)
读循环中没有时序波形。 3 （ CE控制）
(5,7)
注意事项：
1.强调大于下最大额定值可能
对器件造成永久性损坏。这是一个额定值
该器件在这些或任何其它的条件和功能操作
超出本规范的业务部门所标明
是不是暗示。暴露在绝对最大额定值条件下，其
期间可能会影响其可靠性。
保证400每线性英尺2.扩展的工作温度
分钟的空气流。
3.瞬态输入， V
IL
我
IL
不超过-3.0V更负，
-100mA ，分别是允许的脉冲宽度至20毫微秒。
4.这个参数进行采样，而不是100 ％测试。
5.
WE
为高的读周期。
6.
CE
低并且
OE
为低电平读周期。
7.地址必须是有效的之前或与重合
CE
过渡
低。
8.转变是从稳态电压前测量± 200 mV的
改变，同时装载如在图1中指定的该参数是
采样，而不是100 ％测试。
9.读周期时间是从最后一个有效地址测到第一
转换地址。
文档＃
SRAM110
REV A
第14页4
P4C116/P4C116L
交流特性 - 写周期
(V
CC
= 5V ±10 ％ ，全温度范围）
(2)
符号。
t
WC
t
CW
t
AW
t
AS
t
WP
t
AH
t
DW
t
DH
t
WZ
t
OW
参数
写周期时间
芯片使能时间结束写的
地址有效到写结束
地址建立时间
把脉冲宽度
地址保持时间
数据有效到写结束
数据保持时间
写使能到输出中高Z
输出写入结束活动
–10
10
8
8
0
8
0
7
0
6
0
0
–12
12
10
10
0
10
0
8
0
7
0
–15
15
12
12
0
12
0
10
0
8
0
–20
–25
25
18
18
0
18
0
15
0
–35
35
25
25
0
20
0
20
0
最小值最大值最小值最大值最小值最大值最小值最大值最小值最大值最小值最大值
20
15
15
0
15
0
12
0
10
0
单位
ns
ns
ns
ns
ns
ns
ns
ns
15
0
15
ns
ns
时序波形写周期NO 。 1 （我们控制）
(10,11)
WE
时序波形写周期NO 。 2 （ CE控制）
(10)
CE
注意事项：
10.
CE
和
WE
必须是低的写周期。
11.
OE
为低电平的写周期显示吨
WZ
和T
OW
.
12.如果
CE
云同时高
WE
高，输出遗体
在高阻抗状态
13.写周期时间是从最后一个有效地址测到第一
转换地址。
文档＃
SRAM110
REV A
第14页5
P4C116
P4C116
超高速2K ×8
静态CMOS RAMS
特点
全CMOS ， 6T细胞
高速（平等机会和循环时间）
- 10/12/15/20/25/35 NS （商业）
- 15/20/25/35 NS （军事）
低功耗工作
- 715分之633 mW的主动 - 15 ， 20
- 六百三十三分之五百五十mW的主动 - 25 ， 35
- 二百二十○分之一百九十三mW的待机（ TTL输入）
输出使能控制功能
单5V
±
10 ％的电力供应
通用数据的I / O
充分TTL兼容输入和输出
生产与PACE II技术
TM
标准引脚（ JEDEC批准）
- 24引脚300密耳DIP ， SOIC ， SOJ
- 24引脚LCC矩形（ 300× 400密耳）
- 28引脚LCC广场（ 450 ×450密耳）
描述
该P4C116是16,384位超高速静态RAM
组织为2K X 8 CMOS存储器不需要
时钟或刷新，并有平等的机会和周期
次。输入是完全TTL兼容。公羊能操作
从单一5V ± 10 ％容差的电源吃。电流
租金耗电量一般是10
A
从一个2.0V电源。
存取时间快10纳秒是可用的，
允许大大提高了系统的运行速度。
CMOS用于减少功耗的低633
毫瓦活跃， 193 mW的待机。
该P4C116采用24引脚300密耳DIP ， SOJ和
SOIC封装提供卓越的板级密度。
该P4C116也可在24引脚方形和
28引脚方形LCC封装。
功能框图
A
(6)
A
I / O
1
输入
数据
控制
列I / O
ROW
SELECT
16,384-BIT
内存
ARRAY
销刀豆网络gurations
A0
A1
A2
A3
A4
A5
A6
A7
I / O 1
I / O 2
I / O 3
GND
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
V CC
A10
A9
WE
OE
A8
CE
I/O8
I/O7
I/O6
I/O5
I/O4
I / O
8
COLUMN
SELECT
WE
CE
OE
A
(5)
A
DIP （ P4 ， D4 ） ， SOJ （ J4 ） ， SOIC （ S4 ）
DIP（ P4， D4） ， SOJ （J3） ，SOIC （S4）
顶视图
顶视图
参见选型指南页面LCC
意味着质量，服务和速度
1Q97
47
P4C116
功耗特性VS. SPEED
符号
I
CC
参数
动态工作电流*
温度
范围
广告
军事
–10
180
不适用
–12
170
不适用
–15
160
170
–20
155
160
–25
150
155
–35
140
150
单位
mA
mA
*V
CC
= 5.5V 。经过测试与产出开放。 F =最大。切换输入为0V和3V 。
CE
= V
IL
,
OE
= V
IH
.
AC电气特性 - 读周期
(V
CC
= 5V
±
10 ％ ，全温度范围）
(2)
符号。
t
RC
t
AA
t
AC
t
OH
t
LZ
t
HZ
t
OE
t
OLZ
t
OHZ
t
PU
t
PD
参数
读周期时间
地址访问时间
芯片使能存取时间
从地址变更输出保持
芯片使能在低Z输出
芯片禁用高Z输出
输出使能低到数据有效
输出使能低到低Z
输出使能高到高Z
芯片使能上电时间
芯片禁用断电
–10
–12
–15
–20
–25
–35
单位
ns
最小值最大值最小值最大值最小值最大值最小值最大值最小值最大值最小值最大值
10
10
10
2
2
5
6
0
6
0
10
0
12
0
7
0
15
2
2
6
8
0
8
0
20
12
12
12
2
2
7
10
0
9
0
20
15
15
15
2
2
8
10
0
12
0
25
20
20
20
2
3
10
15
0
15
25
25
25
2
3
15
20
35
35
35
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
读循环中没有时序波形。 1 （ OE控制）
(5)
OE
t
RC
地址
t
AA
OE
t
OE
CE
t
OLZ
(8)
t
AC
t
LZ
(8)
数据输出
t
OHZ
(8)
t
HZ
(8)
t
OH
(9)
注意事项：
1.强调大于下最大额定值可能
对器件造成永久性损坏。这是一个额定值
该器件在这些或任何其它的条件和功能操作
超出本规范的业务部门所标明
是不是暗示。暴露在绝对最大额定值条件下，其
期间可能会影响其可靠性。
保证400每线性英尺2.扩展的工作温度
分钟的空气流。
3.瞬态输入， V
IL
我
IL
不超过-3.0V更负，
-100mA ，分别是允许的脉冲宽度至20毫微秒。
4.这个参数进行采样，而不是100 ％测试。
5.
WE
为高的读周期。
6.
CE
低并且
OE
为低电平读周期。
7.地址必须是有效的之前或与重合
CE
过渡
低。
8.转换测量
±
200从稳态电压之前毫伏
改变，同时装载如在图1中指定的该参数是
采样，而不是100 ％测试。
9.读周期时间是从最后一个有效地址测到第一
转换地址。
49
P4C116
交流特性 - 写周期
(V
CC
= 5V
±
10 ％ ，全温度范围）
(2)
符号。
t
WC
t
CW
t
AW
t
AS
t
WP
t
AH
t
DW
t
DH
t
WZ
t
OW
参数
写周期时间
芯片使能时间结束写的
地址有效到写结束
地址建立时间
把脉冲宽度
地址保持时间
数据有效到写结束
数据保持时间
写使能到输出中高Z
输出写入结束活动
–10
–12
–15
–20
–25
–35
单位
ns
ns
ns
ns
ns
ns
ns
ns
最小值最大值最小值最大值最小值最大值最小值最大值最小值最大值最小值最大值
10
8
8
0
8
0
7
0
6
0
0
12
10
10
0
10
0
8
0
7
0
15
12
12
0
12
0
10
0
8
0
20
15
15
0
15
0
12
0
10
0
25
18
18
0
18
0
15
0
15
0
35
25
25
0
20
0
20
0
15
ns
ns
时序波形写周期NO 。 1 （我们控制）
(10,11)
WE
t
WC
地址
t
CW
CE
t
AW
t
WP
WE
t
AS
DATA IN
t
WZ
数据输出
(12)
(8)
(13)
t
WR
t
AH
t
DW
数据有效
t
DH
t
OW
(8,12)
数据中，未定义
高阻抗
时序波形写周期NO 。 2 （ CE控制）
(10)
CE
t
WC
地址
t
AS
CE
t
AW
t
WP
WE
t
DW
DATA IN
数据输出
(11)
高阻抗
数据有效
t
DH
t
CW
t
AH
t
WR
(13)
注意事项：
10.
CE
和
WE
必须是低的写周期。
11.
OE
为低电平的写周期显示吨
WZ
和T
OW
.
12.如果CE同时变为高电平与
WE
高，输出遗体
在高阻抗状态
13.写周期时间是从最后一个有效地址测到第一
转换地址。
51
QQ：2881677436 复制
