P4C1026
超高速256K ×4
静态CMOS RAM
特点
全CMOS ， 6T细胞
高速（平等机会和循环时间）
- 15/20/25/35 NS （商业/工业）
- 20/25/35 NS （军事）
低功耗
单5V ± 10 ％电源
数据保留与2.0V电源
三态输出
TTL / CMOS兼容输出
充分TTL兼容输入
标准引脚（ JEDEC批准）
- 28引脚300密耳SOJ
- 28引脚400密耳SOJ
- 28引脚400密耳陶瓷DIP
- 32引脚陶瓷LCC
描述
该P4C1026是1兆超高速静态RAM
组织为256K X 4， CMOS存储器不需要时钟
或清新，有平等的机会和循环时间。输入
和输出完全兼容TTL 。的RAM运行
从单一5V ± 10 ％容差的电源。带电池
备份，数据的完整性得以维持为电源电压的下降
至2.0V 。
存取时间快15纳秒是可用的，
允许大大提高系统速度。 CMOS是
用于减少功率消耗。
该P4C1026可在一个28引脚300万和400万SOJ
包，以及陶瓷DIP和LCC封装，
提供优良的板级密度。
功能框图
引脚配置
SOJ （J5 ， J7 ） ，DIP （C7）
LCC(L13)
文档＃
SRAM127
REV ê
1
修订后的2007年4月
P4C1026
功耗特性VS. SPEED
符号
I
CC
参数
动态工作电流*
温度
范围
广告
产业
–15
80
90
–20
75
80
–25
75
80
–35
75
80
单位
mA
mA
*V
CC
= 5.5V 。经过测试与产出开放。 F =最大。切换输入为0V和3V 。
CE
= V
IL
数据保持特性
符号
V
DR
I
CCDR
t
CDR
t
R
参数
V
CC
数据保留
数据保持电流
芯片取消到
数据保存时间
手术恢复时间
CE
≥
V
CC
–0.2V,
V
IN
≥
V
CC
-0.2V或
V
IN
≤
0.2V
测试条件
民
2.0
10
0
t
RC =
15
250
500
TYP 。 *
V
CC
=
2.0V
3.0V
最大
V
CC
=
2.0V 3.0V
单位
V
A
ns
ns
*T
A
= +125°C
§
t
RC
=读周期时间
此参数是保证，但未经测试。
数据保存波形
文档＃
SRAM127
REV ê
第3页of10
P4C1026
交流特性，读周期
(V
CC
= 5V ±10 ％ ，全温度范围）
(2)
符号。
t
RC
t
AA
t
AC
t
OH
t
LZ
t
HZ
t
PU
t
PD
参数
读周期时间
地址访问时间
芯片使能存取时间
从地址变更输出保持
芯片使能在低Z输出
芯片禁用高Z输出
芯片使能上电时间
芯片禁用断电时间
-15
民
15
15
15
2
2
8
0
15
0
2
3
最大
20
-20
最小最大
20
20
2
3
9
0
20
民
25
-25
最大
25
25
2
3
10
0
25
民
35
-35
最大
35
35
单位
ns
ns
ns
ns
ns
ns
ns
ns
11
35
读循环中没有时序波形。 1 （ OE控制）
(5)
OE
读循环中没有时序波形。 2 （地址控制）
(5,6)
注意事项：
1.强调大于下最大额定值可能
对器件造成永久性损坏。这是一个额定值
该器件在这些或任何其它的条件和功能操作
超出本规范的业务部门所标明
是不是暗示。暴露在绝对最大额定值条件下，其
期间可能会影响其可靠性。
保证400每线性英尺2.扩展的工作温度
分钟的空气流。
3.瞬态输入， V
IL
我
IL
不超过-3.0V更负，
-100mA ，分别是允许的脉冲宽度至20毫微秒。
4.这个参数进行采样，而不是100 ％测试。
5.
WE
为高的读周期。
6.
CE
低并且
OE
为低电平读周期。
7.地址必须是有效的之前或与重合
CE
变为低电平。
8.转变是从稳态电压前测量± 200 mV的
改变，同时装载如在图1中指定的该参数是
采样，而不是100 ％测试。
9.读周期时间是从最后一个有效地址测到第一
转换地址。
文档＃
SRAM127
REV ê
第10 4
QQ：2880707522 复制
