飞利浦半导体
产品speci fi cation
3V零功耗， TotalCMOS ，通用PLD器件
P3Z22V10
特点
业界首款TotalCMOS 22V10 - 无论CMOS的设计和
工艺技术
快速零功率（ FZP ）设计技术提供超低
功率和高速
–
小于45μA静态电流
–
动态电流的1/10至1/1000的竞争器件
–
引脚到引脚延时仅为10ns的
可编程输出极性
预置同步/异步复位功能
安全位可以防止未经授权的访问
电子签名识别
设计输入和验证使用行业标准的CAE工具
可重新编程的使用行业标准的器件编程器
描述
该P3Z22V10是第一SPLD到高性能与结合
低功率，而不需要“涡轮比特”或其它功率下降
计划。为了实现这一点，飞利浦半导体公司已经用其
FZP 设计技术，取代传统意义上的
放大器的方法用于实现乘积项（一种技术，其
因为两极时代已经用于可编程逻辑器件）以级联链
纯CMOS门电路。这导致了低功率的组合
和高速了先前无法实现的可编程逻辑器件
舞台上。对于5V操作，飞利浦半导体提供
P5Z22V10 ，提供了高速和低功耗的5V
实施。
该P3Z22V10使用熟悉的和/或逻辑阵列结构，
它可以直接实现加总产品的方程。
此装置具有一个可编程AND阵列驱动的固定或
数组。产品或和饲料的“输出宏单元”
（OMC ），其可被单独地配置为专用输入端，一个
组合输出，或者与内部反馈一个注册的输出。
真正的零功率装置，没有涡轮增压位或断电
计划
功能/ JEDEC的地图兼容
双极性， UVCMOS ， EECMOS 22V10s
多种封装选择具有PCB友好流通
引脚（ SOL和TSSOP ）
–
24引脚TSSOP-使用较少的93 ％在系统空间比一个28针
PLCC
–
24引脚SOL
–
28引脚PLCC与JEDEC标准引脚输出
可在商业和工业经营范围
支持混合电压系统，可承受5V的I / O
高级0.5μ ê
2
CMOS工艺
1000擦除/编程周期保证
20年数据保留保证
每16个乘积项多样的产品期限分布
输出复杂功能
订购信息
订货编号
P3Z22V10-DA
P3Z22V10-DD
P3Z22V10-DDH
P3Z22V10-BA
P3Z22V10-BD
P3Z22V10-BDH
P3Z22V10IBA
P3Z22V10IBD
P3Z22V10IBDH
包
28引脚PLCC
24引脚SOL
24引脚TSSOP
28引脚PLCC
24引脚SOL
24引脚TSSOP
28引脚PLCC
24引脚SOL
24引脚TSSOP
传播
延迟
10ns
10ns
10ns
15ns
15ns
15ns
15ns
15ns
15ns
温度
范围
0至+ 70°C
0至+ 70°C
0至+ 70°C
0至+ 70°C
0至+ 70°C
0至+ 70°C
-40至+ 85°C
-40至+ 85°C
-40至+ 85°C
工作范围
V
CC
= 3.3V
±10%
V
CC
= 3.3V
±10%
V
CC
= 3.3V
±10%
V
CC
= 3.3V
±10%
V
CC
= 3.3V
±10%
V
CC
= 3.3V
±10%
V
CC
= 3.3V
±10%
V
CC
= 3.3V
±10%
V
CC
= 3.3V
±10%
制图
数
SOT261-3
SOT137-1
SOT355-1
SOT261-3
SOT137-1
SOT355-1
SOT261-3
SOT137-1
SOT355-1
1997年07月18
2
853–2004 18193
飞利浦半导体
产品speci fi cation
3V零功耗， TotalCMOS ，通用PLD器件
P3Z22V10
销刀豆网络gurations
28引脚PLCC
IO / CLK
V
CC
NC
引脚说明
PIN标签
F9
F8
描述
专用输入
没有连接
宏单元输入/输出
专用输入/时钟输入
电源电压
地
I2
I1
I1 – I11
NC
25 F7
24 F6
23 F5
22 NC
21 F4
20 F3
19 F2
4
I3
I4
I5
NC
I6
I7
I8
5
6
7
8
9
10
11
12
I9
3
2
1
28
27
26
F0 – F9
I0/CLK
V
CC
GND
13
I10
14
GND
15
NC
16
I11
17
F0
18
F1
SP00474
24引脚SOL和24引脚TSSOP
IO / CLK
I1
I2
I3
I4
I5
I6
I7
I8
1
2
3
4
5
6
7
8
9
24 V
CC
23 F9
22 F8
21 F7
20 F6
19 F5
18 F4
17 F3
16 F2
15 F1
14 F0
13 I11
I9 10
I10 11
GND 12
AP00475
1997年07月18
3
飞利浦半导体
产品speci fi cation
3V零功耗， TotalCMOS ，通用PLD器件
P3Z22V10
逻辑图
CLK/I0
1
0
0
1
9
3
4
7
8
11 12
15 16
19 20
23 24
27 28
31 32
35 36
39 40
43
AR
1
1
0
0
0
1
0
1
24
V
CC
DAR
SP
Q
Q
23
F9
0
1
10
DAR
Q
Q
1
1
0
0
0
1
0
1
22
F8
20
I1
2
21
SP
0
1
1
1
0
0
0
1
0
1
DAR
33
I2
3
34
SP
Q
Q
21
F7
0
1
1
1
0
0
0
1
0
1
DAR
SP
Q
Q
20
F6
48
I3
4
49
DAR
SP
Q
Q
1
1
0
0
0
1
0
1
0
1
19
F5
65
I4
5
66
DAR
SP
Q
Q
0
1
1
1
0
0
0
1
0
1
18
F4
82
I5
6
83
DAR
SP
Q
Q
0
1
1
1
0
0
0
1
0
1
17
F3
97
I6
7
98
DAR
Q
Q
0
1
1
1
0
0
0
1
0
1
16
F2
110
I7
8
111
SP
0
1
1
1
0
0
0
1
0
1
DAR
121
I8
9
122
130
SP
Q
Q
15
F1
0
1
1
1
0
0
0
1
0
1
DAR
SP
Q
Q
14
F0
I9
10
131
SP
0
1
I10 11
GND 12
0
3
4
7
8
11 12
15 16
19 20
23 24
27 28
31 32
35 36
39 40
43
13
I11
注意：
可编程连接。
SP00059
1997年07月18
4
飞利浦半导体
产品speci fi cation
3V零功耗， TotalCMOS ，通用PLD器件
P3Z22V10
CLK/I0
1
11
I1 – I11
可编程和阵列
(44
×
132)
8
10
12
14
16
16
14
12
10
8
RESET
产量
万家乐
CELL
产量
万家乐
CELL
产量
万家乐
CELL
产量
万家乐
CELL
产量
万家乐
CELL
产量
万家乐
CELL
产量
万家乐
CELL
产量
万家乐
CELL
产量
万家乐
CELL
产量
万家乐
CELL
F0
F1
F2
F3
F4
F5
F6
F7
F8
F9
SP00060A
图1 。
工作原理图
132产品条款：
- 120乘积项（配置在2组，每组8，10， 12，14，和16）的
用于形成逻辑和
10输出使能条件（每个I / O）
- 1全球同步预置乘积项
- 1全球异步清零乘积项
在每一个输入线/产品长期路口有一个EEPROM
存储器单元，它确定是否存在一个逻辑
在那个路口连接。每个乘积项本质上是一个
44输入与门。这是连接到一个产品术语既
输入信号的真实和互补永远是FALSE，并且
因而不会影响OR功能，它驱动。当所有的
在产品期限的连接被打开，一个无所谓的状态存在
而这个词永远是TRUE。
功能说明
该P3Z22V10实现逻辑功能的加总产品
表达式在一个可编程和/固定或逻辑阵列。
用户定义的函数通过编程创建连接
的输入信号转换成阵列。用户可配置的输出结构
的I / O宏单元的形式进一步增加逻辑灵活性。
体系结构概述
该P3Z22V10架构如图1所示。十二
专用输入和10个I / O提供了多达22个输入和10个输出
用于创建逻辑功能。在该装置的核心是一个
可编程的电可擦除及阵列驱动
固定或阵列。利用这种结构，所述P3Z22V10可以实现高达
以加总产品的10逻辑表达式。
关联与每个10或函数的是一个I / O宏单元
可独立编程的4种不同的1
配置。可编程宏单元允许每个I / O操作
创建顺序或组合逻辑功能与任
高电平有效或低电平有效极性。
可变产品期限分布
该P3Z22V10提供120项产品，带动10或
功能。这些产品的术语分布在输出中
8组，10，12 ，14，和16 ，以形成逻辑和（见逻辑
图）。这种分布能够最大限度地利用设备资源。
和/或逻辑阵列
在P3Z22V10的（可编程与阵列中的逻辑表示
图）是由输入线相交乘积项组成。该
输入线和产品方面的用途如下：
44输入线：
24个输入线进行了真实的信号补
施加到12个输入引脚
- 20个额外的线路进行真和补体值
从10个I / O或反馈输入信号
1997年07月18
5
预设
飞利浦半导体
产品speci fi cation
3V零功耗， TotalCMOS ，通用PLD器件
P3Z22V10
特点
业界首款TotalCMOS 22V10 - 无论CMOS的设计和
工艺技术
快速零功率（ FZP ）设计技术提供超低
功率和高速
–
小于45μA静态电流
–
动态电流的1/10至1/1000的竞争器件
–
引脚到引脚延时仅为10ns的
可编程输出极性
预置同步/异步复位功能
安全位可以防止未经授权的访问
电子签名识别
设计输入和验证使用行业标准的CAE工具
可重新编程的使用行业标准的器件编程器
描述
该P3Z22V10是第一SPLD到高性能与结合
低功率，而不需要“涡轮比特”或其它功率下降
计划。为了实现这一点，飞利浦半导体公司已经用其
FZP 设计技术，取代传统意义上的
放大器的方法用于实现乘积项（一种技术，其
因为两极时代已经用于可编程逻辑器件）以级联链
纯CMOS门电路。这导致了低功率的组合
和高速了先前无法实现的可编程逻辑器件
舞台上。对于5V操作，飞利浦半导体提供
P5Z22V10 ，提供了高速和低功耗的5V
实施。
该P3Z22V10使用熟悉的和/或逻辑阵列结构，
它可以直接实现加总产品的方程。
此装置具有一个可编程AND阵列驱动的固定或
数组。产品或和饲料的“输出宏单元”
（OMC ），其可被单独地配置为专用输入端，一个
组合输出，或者与内部反馈一个注册的输出。
真正的零功率装置，没有涡轮增压位或断电
计划
功能/ JEDEC的地图兼容
双极性， UVCMOS ， EECMOS 22V10s
多种封装选择具有PCB友好流通
引脚（ SOL和TSSOP ）
–
24引脚TSSOP-使用较少的93 ％在系统空间比一个28针
PLCC
–
24引脚SOL
–
28引脚PLCC与JEDEC标准引脚输出
可在商业和工业经营范围
支持混合电压系统，可承受5V的I / O
高级0.5μ ê
2
CMOS工艺
1000擦除/编程周期保证
20年数据保留保证
每16个乘积项多样的产品期限分布
输出复杂功能
订购信息
订货编号
P3Z22V10-DA
P3Z22V10-DD
P3Z22V10-DDH
P3Z22V10-BA
P3Z22V10-BD
P3Z22V10-BDH
P3Z22V10IBA
P3Z22V10IBD
P3Z22V10IBDH
包
28引脚PLCC
24引脚SOL
24引脚TSSOP
28引脚PLCC
24引脚SOL
24引脚TSSOP
28引脚PLCC
24引脚SOL
24引脚TSSOP
传播
延迟
10ns
10ns
10ns
15ns
15ns
15ns
15ns
15ns
15ns
温度
范围
0至+ 70°C
0至+ 70°C
0至+ 70°C
0至+ 70°C
0至+ 70°C
0至+ 70°C
-40至+ 85°C
-40至+ 85°C
-40至+ 85°C
工作范围
V
CC
= 3.3V
±10%
V
CC
= 3.3V
±10%
V
CC
= 3.3V
±10%
V
CC
= 3.3V
±10%
V
CC
= 3.3V
±10%
V
CC
= 3.3V
±10%
V
CC
= 3.3V
±10%
V
CC
= 3.3V
±10%
V
CC
= 3.3V
±10%
制图
数
SOT261-3
SOT137-1
SOT355-1
SOT261-3
SOT137-1
SOT355-1
SOT261-3
SOT137-1
SOT355-1
1997年07月18
2
853–2004 18193
飞利浦半导体
产品speci fi cation
3V零功耗， TotalCMOS ，通用PLD器件
P3Z22V10
销刀豆网络gurations
28引脚PLCC
IO / CLK
V
CC
NC
引脚说明
PIN标签
F9
F8
描述
专用输入
没有连接
宏单元输入/输出
专用输入/时钟输入
电源电压
地
I2
I1
I1 – I11
NC
25 F7
24 F6
23 F5
22 NC
21 F4
20 F3
19 F2
4
I3
I4
I5
NC
I6
I7
I8
5
6
7
8
9
10
11
12
I9
3
2
1
28
27
26
F0 – F9
I0/CLK
V
CC
GND
13
I10
14
GND
15
NC
16
I11
17
F0
18
F1
SP00474
24引脚SOL和24引脚TSSOP
IO / CLK
I1
I2
I3
I4
I5
I6
I7
I8
1
2
3
4
5
6
7
8
9
24 V
CC
23 F9
22 F8
21 F7
20 F6
19 F5
18 F4
17 F3
16 F2
15 F1
14 F0
13 I11
I9 10
I10 11
GND 12
AP00475
1997年07月18
3
飞利浦半导体
产品speci fi cation
3V零功耗， TotalCMOS ，通用PLD器件
P3Z22V10
逻辑图
CLK/I0
1
0
0
1
9
3
4
7
8
11 12
15 16
19 20
23 24
27 28
31 32
35 36
39 40
43
AR
1
1
0
0
0
1
0
1
24
V
CC
DAR
SP
Q
Q
23
F9
0
1
10
DAR
Q
Q
1
1
0
0
0
1
0
1
22
F8
20
I1
2
21
SP
0
1
1
1
0
0
0
1
0
1
DAR
33
I2
3
34
SP
Q
Q
21
F7
0
1
1
1
0
0
0
1
0
1
DAR
SP
Q
Q
20
F6
48
I3
4
49
DAR
SP
Q
Q
1
1
0
0
0
1
0
1
0
1
19
F5
65
I4
5
66
DAR
SP
Q
Q
0
1
1
1
0
0
0
1
0
1
18
F4
82
I5
6
83
DAR
SP
Q
Q
0
1
1
1
0
0
0
1
0
1
17
F3
97
I6
7
98
DAR
Q
Q
0
1
1
1
0
0
0
1
0
1
16
F2
110
I7
8
111
SP
0
1
1
1
0
0
0
1
0
1
DAR
121
I8
9
122
130
SP
Q
Q
15
F1
0
1
1
1
0
0
0
1
0
1
DAR
SP
Q
Q
14
F0
I9
10
131
SP
0
1
I10 11
GND 12
0
3
4
7
8
11 12
15 16
19 20
23 24
27 28
31 32
35 36
39 40
43
13
I11
注意：
可编程连接。
SP00059
1997年07月18
4
飞利浦半导体
产品speci fi cation
3V零功耗， TotalCMOS ，通用PLD器件
P3Z22V10
CLK/I0
1
11
I1 – I11
可编程和阵列
(44
×
132)
8
10
12
14
16
16
14
12
10
8
RESET
产量
万家乐
CELL
产量
万家乐
CELL
产量
万家乐
CELL
产量
万家乐
CELL
产量
万家乐
CELL
产量
万家乐
CELL
产量
万家乐
CELL
产量
万家乐
CELL
产量
万家乐
CELL
产量
万家乐
CELL
F0
F1
F2
F3
F4
F5
F6
F7
F8
F9
SP00060A
图1 。
工作原理图
132产品条款：
- 120乘积项（配置在2组，每组8，10， 12，14，和16）的
用于形成逻辑和
10输出使能条件（每个I / O）
- 1全球同步预置乘积项
- 1全球异步清零乘积项
在每一个输入线/产品长期路口有一个EEPROM
存储器单元，它确定是否存在一个逻辑
在那个路口连接。每个乘积项本质上是一个
44输入与门。这是连接到一个产品术语既
输入信号的真实和互补永远是FALSE，并且
因而不会影响OR功能，它驱动。当所有的
在产品期限的连接被打开，一个无所谓的状态存在
而这个词永远是TRUE。
功能说明
该P3Z22V10实现逻辑功能的加总产品
表达式在一个可编程和/固定或逻辑阵列。
用户定义的函数通过编程创建连接
的输入信号转换成阵列。用户可配置的输出结构
的I / O宏单元的形式进一步增加逻辑灵活性。
体系结构概述
该P3Z22V10架构如图1所示。十二
专用输入和10个I / O提供了多达22个输入和10个输出
用于创建逻辑功能。在该装置的核心是一个
可编程的电可擦除及阵列驱动
固定或阵列。利用这种结构，所述P3Z22V10可以实现高达
以加总产品的10逻辑表达式。
关联与每个10或函数的是一个I / O宏单元
可独立编程的4种不同的1
配置。可编程宏单元允许每个I / O操作
创建顺序或组合逻辑功能与任
高电平有效或低电平有效极性。
可变产品期限分布
该P3Z22V10提供120项产品，带动10或
功能。这些产品的术语分布在输出中
8组，10，12 ，14，和16 ，以形成逻辑和（见逻辑
图）。这种分布能够最大限度地利用设备资源。
和/或逻辑阵列
在P3Z22V10的（可编程与阵列中的逻辑表示
图）是由输入线相交乘积项组成。该
输入线和产品方面的用途如下：
44输入线：
24个输入线进行了真实的信号补
施加到12个输入引脚
- 20个额外的线路进行真和补体值
从10个I / O或反馈输入信号
1997年07月18
5
预设
QQ：2880707522 复制
