PACE1753
单芯片的40MHz
CMOS MMU / COMBO
特点
实现了MIL -STD- 1750A指令集
架构内存管理和
保护高达1 Megaword 。所有的映射
存储器（ 10240比特）同时为MMU和
BPU功能都包含在芯片上。
设计，接口存储器的
PACE1750A / AE 16位， 40 MHz处理器。
系统可设计在不等待
态，需要多达40兆赫的时钟速率
使用这些PACE产品时。
系统性能和设备的数量是
与PACE1754使用时优化
处理器接口电路（PIC） 。
提供以下附加功能：
- EDAC ，错误检测和纠正，或
奇偶产生和检测
- 正确的数据寄存器，用于诊断
- 第一个内存故障地址寄存器
- 非法地址错误检测 -
可编程
- 多主机仲裁
8位扩展地址锁存器和驱动器上
芯片
信息总线和片上EDAC收发器
在20军， 30和40 MHz运行
温度范围
单5V ± 10 ％电源
功耗比军用温度
范围（P
D
输出OPEN ）
< 0.20瓦特在20 MHz时
< 0.30瓦特在30MHz
< 0.40瓦特在40兆赫
可用：
- 64引脚DIP或鸥翼（ 50英里引脚中心）
- 68引脚引脚栅格阵列（ PGA ） （ 100英里中心）
- 68引脚四方包（有引线芯片载体）
内存管理单元和
块保护单位“二合一” -
功能说明
该PACE1753 （ COMBO ）是一个支持芯片的
PACE1750A / AE微处理器系列。它提供了
下面的支撑功能的系统：
1.内存管理和接入保护
到1M的话。
长达1兆字2物理存储器的写保护
记忆中的每1K字的页面。另
提供了一种用于在CPU和用于DMA中的保护
系统，其中包括DMA中。
3.检测非法L / O访问（通过MIL-定义
STD- 1750A ） ，或访问一个未实现的块
的存储器。在每一种情况下会产生一个错误标志
到处理器。
4检测数据总线上的双重错误，
修正一个错误。会产生一个错误信号
到处理器时，在检测到多个错误。
5. RDYA产生。多达3个等待状态可以是
通过生成插入到总线的地址相
未就绪， RDYA低信号。等待数
所需的状态可以在内部进行编程
注册的COMBO 。
6.总线仲裁长达4主人。仲裁
上固定的优先级的基础上完成（即通过互连
硬件） 。 （在68引脚封装） 。
文档＃
MICRO-4
修订版D
修订后的2005年11月
PACE1753
绝对最大额定值
1
电源电压范围
输入电压范围
存储温度范围
输入电流范围
电流施加到任何输出
3
最大功率耗散
2
铅温度范围
（焊接10秒）
热阻（ θ
JC
):
4
案件X和T
案件Y和ü
案例
0.5V至+ 7.0V
0.5V至V
CC
+ 0.5V
-65 ° C至+ 150°C
-30mA至+ 5毫安
150mA
1.5W
300°C
8°C/W
5°C/W
6°C/W
推荐工作
条件
电源电压范围
工作情况
温度范围
工作最大功率
耗散（输出打开）
设备类型为20MHz
设备类型30MHz的
设备类型为40MHz
4.5V至+ 5.5V
-55 ° C至+ 125°C
0.20W
0.30W
0.40W
笔记
1.强调以上的绝对最大额定值可能会导致
永久损坏设备。在扩展操作
最高级别可能会降低性能并影响可靠性。
2.必须承受的额外功耗，由于短路
测试例如，我
OS
.
3.持续时间1秒或更少。
从5962-89505 SMD 4.设备类型定义：
案例X：双列直插式
案例T：双列直插与鸥翼信息
案例Y：有引线芯片载体与鸥翼信息
案例U：有引线芯片载体与无形之信息
案例Z：针脚栅格阵列
文档＃
MICRO-4
修订版D
第21 2
PACE1753
DC电气规格
（在推荐的工作条件）
符号
V
IH
V
IL
V
CD
V
OH
V
OL
V
OL
I
IH
参数
输入高电压
输入低电压
2
输入钳位二极管电压
输出高电压
输出低电压，
除了EXT ADR
0
- EXT ADR
7
输出低电压，
EXT ADR
0
- EXT ADR
7
输入大电流，
除了IB
0
×磅
15
,
EDC
0
- EDC
5
,
EXT ADR
0
- EXT ADR
7
输入大电流，
IB
0
×磅
15
， EDC
0
- EDC
5
,
EXT ADR
0
- EXT ADR
7
低输入电流，
除了IB
0
×磅
15
,
EDC
0
- EDC
5
,
EXT ADR
0
- EXT ADR
7
低输入电流，
IB
0
×磅
15
， EDC
0
- EDC
5
,
EXT ADR
0
- EXT ADR
7
输出三态电流
输出三态电流
静态电源
电流（ CMOS输入
水平，活跃）
静态电源
电流（ TTL输入
水平，活跃）
动态电源
I
CCD
I
OS
C
IN
C
OUT
当前
输出短路电流
3
输入电容
输出/双向
电容
–25
10
15
2.4
V
CC
– 0.2
0.5
0.2
0.5
0.2
10
民
2.0
–0.5
最大
V
CC
+ 0.5
0.8
–1.2
单位
V
V
V
V
V
V
V
V
V
A
V
CC
= 4.5V ，我
IN
= -18mA
V
CC
= 4.5V,
V
IN
= 0.8V, 2.0V
V
CC
= 4.5V,
V
IN
= 0.8V, 2.0V
V
CC
= 4.5V,
V
IN
= 0.8V, 2.0V
V
IN
= V
CC
,
V
CC
= 5.5V
V
IN
= V
CC
,
V
CC
= 5.5V
I
OH
= -8.0mA
I
OH
= –300A
I
OL
= 8.0毫安
I
OL
= 300A
I
OL
= 20.0毫安
I
OL
= 300A
条件
1
I
IH
50
A
I
IL
–10
A
V
IN
= GND ，
V
CC
= 5.5V
V
IN
= GND ，
V
CC
= 5.5V
V
OUT
= 2.4V, V
CC
= 5.5V
V
OUT
= 0.5V, V
CC
= 5.5V
V
IN
< 0.2V或< V
CC
– 0.2V
F = 0MHz处，输出打开，
V
CC
= 5.5V
V
IN
= 3.4V ， F = 0MHz处，
所有输入，输出打开，
V
CC
= 5.5V
V
CC
= 0V至V
CC
,
TR = TF = 2.5纳秒，
输出打开，
V
CC
= 5.5V
I
IL
I
OZH
I
OZL
I
CCQC
–50
50
–50
60
A
A
A
mA
I
CCQT
110
40
50
60
mA
mA
mA
mA
mA
pF
pF
F = 20MHz的
F = 30MHz的
F = 40MHz的
V
OUT
= GND ，V
CC
= 5.5V
只有输入
仅输出
（包括I / O缓冲器）
笔记
1. 4.5V
≤
V
CC
≤
5.5V ， -55
≤
T
C
≤
+ 125°C 。除非另有说明，测试的进行，在最坏的情况下。
2. V
IL
= -3.0V为脉冲宽度小于或等于20ns的。
短期3.时间不应超过一秒钟;只有一个输出可以在一个时间被短路。
文档＃
MICRO-4
修订版D
第21 3
PACE1753
AC电气特性
(V
CC
= 4.5V)
20兆赫
符号
TD / I （ EXT ADR ）
V
参数
MMU缓存命中
民
最大
25
25
25
35
25
30
25
25
25
25
35
35
35
35
30
30
34
50
25
25
25
50
40
45
25
32
30MHz
民
最大
23
20
20
30
20
25
20
20
22
20
25
25
25
25
25
28
30
45
20
22
22
45
35
35
20
30
40 MHZ
民
最大
23
16
19
25
12
23
12
12
18
16
18
18
18
18
17
25
25
40
16
18
18
40
30
30
20
23
单位
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
TSTRBD （ EXT
ADR ERR ）
L
外部地址错误
TC （ IBD CORR ）
IBD
V
（星ERR ）
H
TC （星ERR ）
L
tIBD
V
（ EDC GEN ）
V
TSTRBD （ EX RDY ）
L
TC （ EX RDY ）
H
TC （ WR
PROT ）
L
tSTRBD
H
（ WR
PROT ）
H
TC （ GNT1 ）
H
TC （批准0 ）
L
TC （批准0 ）
H
TC （ GNT1 ）
L
TC （ RDYA ）
TFC （ IB OUT ）
V
tIBD
IN
（MEM
PAR ERR ）
TC （ MEM
PRT ERR ）
TSTRBD （ WR
PROT ）
TC （ WR
PROT ）
L
tSTRBD
H
（ WR
PROT ）
H
TD / I （ PROT FLAG ）
TD / I （ PROT FLAG ）
TC （ PROT FLAG ）
TC （ PROT FLAG ）
TC （ EXT ADR ）
纠错读周期
纠错读周期
纠错读周期
EDAC和奇偶校验写入周期
MMU缓存小姐
MMU缓存小姐
MMU缓存小姐
MMU缓存小姐
仲裁者低到高优先级
仲裁者低到高优先级
仲裁者高到低优先级
仲裁者高到低优先级
地址就绪
时钟到IB输出有效（ I / O读）
奇偶模式
内存保护错误
写保护高速缓存命中
写保护缓存小姐
写保护缓存小姐
高速缓存命中（ BPU保护错误）
高速缓存命中（ MMU键锁定错误）
高速缓存未命中（ BPU保护错误）
高速缓存命中（ MMU键锁定错误）
时钟EXT ADR有效（小姐）
注意事项：
1. 4.5V
≤
V
CC
≤
5.5V ， -55
≤
T
C
≤
+ 125°C 。除非另有说明，测试的进行，在最坏的情况下。
2. V
IL
= -3.0V为脉冲宽度小于或等于20ns的。
短期3.时间不应超过一秒钟;只有一个输出可以在一个时间被短路。
4.脉冲宽度
WR PROT / PROT
FLAG应
≥
80％的
STRBD
脉冲宽度。
文档＃
MICRO-4
修订版D
第21 4
PACE1753
接线端子
案例大纲：双列直插式（案例X）和双列直插与鸥翼信息（案例T）
终奌站
数
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
终奌站
符号
GND
EDC
0
EDC
1
EDC
2
RESET
EDC
3
EDC
4
EDC
5
IB
0
IB
1
IB
2
IB
3
IB
4
IB
5
IB
6
IB
7
IB
8
IB
9
V
CC
IB
10
IB
11
IB
12
终奌站
数
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
终奌站
符号
IB
13
IB
14
IB
15
MEM PRT ER
MEM PAR ER
EXT ADR ER
RAM DIS
星ERR
DMA ACK
GND
EXT ADR
0
EXT ADR
1
EXT ADR
2
EXT ADR
3
EXT ADR
4
EXT ADR
5
EXT ADR
6
EXT ADR
7
V
CC
AS
3
AS
2
终奌站
数
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
终奌站
符号
AS
1
AS
0
GND
AK
3
AK
2
AK
1
AK
0
CLK
什特尔巴
STRBD
GND
EX RDY
WR PROT / PROT
旗
读/写
D / I
M / IO
RDYA
NC
NC
NC
V
CC
文档＃
MICRO-4
修订版D
第21 5
QQ：2881677436 复制
