添加收藏夹  设为首页  深圳服务热线:13692101218  13751165337
51电子网联系电话:13692101218
位置:首页 > IC型号导航 > 首字符P型号页 > 首字符P的型号第826页 > P1750AE-40CMB
PACE1750AE
单芯片的20MHz至40MHz ,增强型
CMOS 16位处理器
特点
实现了MIL -STD- 1750A指令集
架构
单芯片PACE技术
TM
CMOS 16位
处理器采用32和48位浮点
算术
形状配合,功能兼容的
P1750A
DAIS混合指令执行性能
包括浮点运算
1.8 MIPS的20 MHz的
2.7 MIPS的30 MHz的
3.6 MIPS的40 MHz的
传统的整数处理混合
性能
5.0 MIPS的40 MHz的
电源BIF指令允许高
先验的吞吐量实现
功能方面,导航算法和DSP
功能
- 内点积指令3X3 , 16位
在为150ns寄存器(每乘2个时钟/
累积步骤)与32位结果
- 乘法/累加指令为32位
寄存器是在40MHz的200纳秒( 8个时钟) ,与
48位结果
- Parameteric内存内点产品的
矩阵计算可达64K
- 快速扩张多项式算法
- 与指令快速上下文切换到
块拉升至16个新的内存映射
页面寄存器
20 ,30和40兆赫运行在军事
温度范围
广泛的错误和故障管理和
中断能力
26用户可访问的寄存器
单5V ± 10 %电源
功耗比军用温度
范围
<0.5瓦特20 & 30兆赫
<1.0瓦特在40兆赫
TTL电平信号兼容输入和
输出
多处理器和协处理器能力
两个可编程定时器
可用:
- 64引脚顶钎焊DIP
- 68引脚引脚栅格阵列( PGA )
- 68引脚四方包(有引线芯片载体)
概述
该PACE1750AE是通用的单芯片,16-
位CMOS微处理器设计的高性能
浮点和整数运算,具有广泛的现实
时环境的支持。它提供了多种数据类型,
包括位,字节, 16位和32位的整数,和32位
和48位浮点数。它提供了13个地址
模式,包括直接,间接,索引,基于基础
索引和即时长和短,并且它可以访问
2 MWords的分段存储空间( 64 K字
段) 。
该PACE1750AE提供了一个全面的指令集
130指令类型,包括全面
整型,浮点型,整型到浮点和浮动
点到整数的集合,各种堆栈操作的
说明书,高级语言支持的说明
如比较之间界限和循环控制
指令。它还提供了一些独特的指令,
作为向量L / O,支持行政和用户模式,并
提供了一种逃避的机制,它允许用户自定义
指令,利用一个协处理器。
该芯片包括实时应用支持数组
资源,如2个可编程定时器,一个完整的
中断控制器,支持16个级别的优先级
内部和外部中断和故障和异常
处理器控制内部和外部产生的
故障。
微处理器实现吞吐量3.6非常高
MIPS为标准实时整数/浮点
指令组合以40 MHz的时钟。它执行整数添加
在0.1微秒,整数乘法0.1微秒,浮点中添加
0.45微秒,和浮点乘法的0.225微秒,对于
注册在40 MHz的时钟速度的操作数。
该PACE1750AE使用单个复用的16位并行
总线。被提供的状态信号来判断是否
该处理器在内存或I / O总线周期,读
和写作,总线周期和是否是数据或
指令。
文档#
MICRO-2
版本G
修订后的2005年10月
PACE1750AE
THE PACE1750A和PACE1750AE之间的差异
该PACE1750AE实现了41 %的性能提升(时钟周期)在PACE1750A 。这种减少在时钟
每条指令是因为三个架构增强功能:
1)包含一个24 ×24乘法累加( MAC)阵列。
2 )在非公交车周期为2个时钟的减少(总线周期维持在4个时钟周期,以保持与CPU的完全兼容
外围芯片) 。
3 )分公司的计算逻辑。
下表显示了MAC如何提高所有乘法运算 - 由477 %至 - 整数和浮点
760%.
PACE1750AE
指令
整数添加/分
双精度整数添加/分
整数乘法
双精度整数添加/分
浮动添加/分
伸长的漂浮添加/分
乘法浮动
扩展的浮点乘法
科(两者)
科(不发生转移)
Flt'g “点多项式步骤(德穆尔+添加/子)
外部Flt'g “点多项式步骤( Mul的/子)
DAIS混合( MIPS)的
4
6
4
9
18
34
9
17
8
4
27
51
执行
时间( 40兆赫)
100ns
150ns
100ns
225ns
450ns
850ns
225ns
425ns
200ns
100ns
675ns
1275ns
3.56
PACE1750A
4
9
23
69
28
51
43
96
12
4
71
147
执行
收益
时间(40兆赫) #Clocks (%)
100ns
225ns
575ns
1725ns
700ns
1225ns
1075ns
2400ns
300ns
100ns
1775ns
3675ns
2.52
50
575
760
55
50
477
564
50
263
2400
41/59
PACE1750AE内置函数
一组核心的额外的指令已被列入PACE1750AE 。这些指令使用内置LN函数
( BLF )操作码的空间。这些新的操作码的目的是提高对PACE的关键应用性能
领域,如导航,DSP,超越数等LINPAK和矩阵类型的指令。下面是BLFS列表
和它们的执行次(N =正在处理中的向量的元素的数目) 。
指令
内存参数点产品 - 单
内存参数点积,双
3× 3点注册产品
双精度乘法累加
多项式
清除蓄电池
存储累加器( 32位)
存储累加器( 48位)
加载累加器( 32位)
加载累加器长( 48位)
移动MMU页块
装载定时器A复位寄存器
加载定时器B复位寄存器
助记符
VDPS
VDPD
R3DP
MACD
POLY
CLAC
STA
实达
LAC
LACL
MMPG
LTAR
LTBR
地址
模式
4F3(RA)
4F1(RA)
4F03
4F02
4F06
4F00
4F08
4F04
4F05
4F07
4F0F
4F0D
4F0E
10 + 8 N
10+16 N
6
8
7N-2
4
7
11
9
9
16+8 N
4
4
PRIVILEGED
笔记
可中断
可中断
文档#
MICRO-2
版本G
第25 2
PACE1750AE
绝对最大额定值
1
电源电压范围
输入电压范围
-0.5V至7.0V
-0.5V到V
CC
+ 0.5V
热阻,结到外壳( θ
JC
) ,注5 :
Θ
案件X和T
案件Y和ü
案例
8°C/W
5°C/W
6°C/W
存储温度范围-65 ° C至+ 150°C
输入电流范围
电压施加到输入端
目前适用于输出
3
-30mA至+ 5毫安
-0.5V到VCC + 0.5V
150毫安
推荐工作
条件
电源电压范围
4.5V至5.5V
案例工作温度-55° C至+ 125°C
范围
最大功率耗散
2
1.5W
操作最坏情况下的功耗(输出
开) ,注4 :
设备类型05 ( 20兆赫)
设备类型06 ( 30兆赫)
设备类型07 ( 40兆赫)
铅温度范围
(焊接10秒)
0.4W ,在20兆赫
0.5W ,在30兆赫
0.6W ,在40兆赫
300° C
注1 :
强调以上的绝对最大额定值可能会导致器件的永久性损坏。在最高级别扩展操作可能
降低性能并影响可靠性。
注2 :
必须承受的额外功耗,由于短路测试如我
OS
注3 :
持续时间一秒或更短。
注4: 5962-87665 SMD设备类型定义:
设备类型05 : 20兆赫
设备类型06 : 30兆赫
设备类型07 : 40兆赫
注5: 5962-87665 SMD案例说明:
案例X:双列直插式
案例T:双列直插与鸥翼信息
案例Y:有引线芯片载体与鸥翼信息
案例U:有引线芯片载体与无形之信息
案例Z:针脚栅格阵列
文档#
MICRO-2
版本G
第25 3
PACE1750AE
DC电气规格
(在推荐的工作条件)
符号
V
IH
V
IL
V
CD
V
OH
参数
输入高电平电压
输入低电平电压
2
输入钳位二极管电压
输出高电平电压
2.4
V
CC
– 0.2
V
OL
输出低电平电压
输入高电平电流,
I
IH1
除了IB
0
×磅
15
,
总线忙,总线锁定
I
IH2
输入高电平电流,
IB
0
×磅
15
,
总线忙,总线锁定
输入低电平电流,
I
IL1
除了IB
0
×磅
15
,
总线忙,总线锁定
I
IL2
I
OZH
I
OZL
I
CCQC
输入低电平电流,
IB
0
×磅
15
,
总线忙,总线锁定
输出三态电流
输出三态电流
静态电源
电流( CMOS输入
级别)
I
CCQT
静态电源
电流( TTL输入
级别)
动态功耗
I
CCD
电源电流
20兆赫
30兆赫
40 MHZ
I
OS
C
IN
C
OUT
C
I / O
输出短路电流
3
输入电容
输出电容
双向电容
–25
10
15
15
50
70
85
100
mA
mA
mA
mA
mA
pF
pF
pF
–50
50
–50
20
A
A
A
mA
V
IN
= GND ,V
CC
= 5.5V
V
OUT
= 2.4V, V
CC
= 5.5V
V
OUT
= 0.5V, V
CC
= 5.5V
V
IN
< 0.2V或< V
CC
– 0.2V,
F = 0MHz处,输出打开,
V
CC
= 5.5V
V
IN
< 3.4V , F = 0MHz处,
输出打开,
V
CC
= 5.5V
V
IN
= 0V至V
CC
, TR = TF = 2.5纳秒,
输出打开,
V
CC
= 5.5V
V
OUT
= GND ,V
CC
= 5.5V
–10
A
V
IN
= GND ,V
CC
= 5.5V
50
A
V
IN
= V
CC
, V
CC
= 5.5V
10
A
V
IN
= V
CC
, V
CC
= 5.5V
0.5
0.2
2.0
–0.5
最大
V
CC
+ 0.5
0.8
–1.2
单位
V
V
V
V
V
V
V
V
CC
= 4.5V ,我
IN
= -18mA
V
CC
= 4.5V
V
CC
= 4.5V
V
CC
= 4.5V
V
CC
= 4.5V
I
OH
= -8.0mA
I
OH
= –300A
I
OL
= 8.0毫安
I
OL
= 300A
条件
1
笔记
1. 4.5V
V
CC
5.5V , -55
T
C
+ 125°C 。除非另有说明,测试的进行,在最坏的情况下。
2. V
IL
= -3.0V为脉冲宽度小于或等于20ns的。
短期3.时间不应超过一秒钟;只有一个输出可以在一个时间被短路。
文档#
MICRO-2
版本G
第25 4
PACE1750AE
信号传播延迟
1,2
20兆赫
符号
参数
公交REQ
公交REQ
总线GNT
格局
总线GNT
HOLD
总线忙
总线忙
总线忙
格局
总线忙
HOLD
总线锁定
总线锁定
总线锁定
格局
最大
30兆赫
最大
40 MHZ
最大
单位
t
C( BR )l
t
C( BR )H
t
BGV ( C)
t
C( BG ) X
t
C( BB )l
t
C( BB )H
t
BBV ( C)
t
C( BB ) X
t
C( BL )l
t
C( BL )H
t
BLV ( C)
25
25
5
5
24
20
5
5
25
20
5
5
20
25
0
17
17
5
5
5
17
17
17
0
25
26
5
5
25
0
5
6
0
0
5
6
0
0
25
26
5
5
5
5
5
0
5
5
5
5
5
5
25
25
5
5
24
20
5
5
25
20
5
5
20
25
0
17
17
5
5
5
17
17
17
0
17
20
5
5
25
0
5
5
0
22
22
ns
ns
ns
ns
20
15
ns
ns
ns
ns
21
17
ns
ns
ns
ns
t
C( BL ), X( IN)
总线锁定
HOLD
t
C( ST )V
t
C( ST ) X
t
C( SA )H
t
C( SA )l
t
RAV ( C)
t
C( RA ) X
t
C( SDW )l
t
C( SD )H
D/
I
地位,
0
-AS
3
, AK
0
-ak
3
,
M/
IO
, R/
W
M/
IO
, R/
W
, D/
I
状态,
AS
0
-AS
3
, AK
0
-ak
3
什特尔巴高
什特尔巴低
20
20
ns
ns
ns
16
16
ns
ns
ns
ns
ns
t
SAL ( IBA ) X
从什特尔巴低地址保持
RDYA设置
RDYA举行
STRBD
低写入
STRBD
14
14
14
ns
ns
ns
ns
ns
ns
ns
ns
t
FC ( SDR )长
STRBD
LOW读
t
SDRH ( IBD ) X
STRBD
t
SDWH ( IBD ) X
STRBD
t
的SDL(标清)H-
STRBD
t
RDV ( C)
t
C( RD ) X
t
C( IBA )V
t
FC ( IBA ) X
t
C( IBD ) X
t
C( IBD ) X
RDYD设置
RDYD举行
IB
0
-IB
15
IB
0
-IB
15
20
ns
ns
ns
ns
ns
t
IBDRV ( C)
IB
0
-IB
15
格局
IB
0
-IB
15
持有(读)
数据有效输出(写)
文档#
MICRO-2
版本G
第25 5
查看更多P1750AE-40CMBPDF信息
推荐型号
供货商
型号
厂家
批号
数量
封装
单价/备注
操作
    QQ: 点击这里给我发消息 QQ:2880707522 复制 点击这里给我发消息 QQ:2369405325 复制

    电话:0755-82780082
    联系人:杨小姐
    地址:深圳市福田区振兴路156号上步工业区405栋3层

    P1750AE-40CMB
    -
    -
    -
    -
    终端采购配单精选

查询更多P1750AE-40CMB供应信息

深圳市碧威特网络技术有限公司
 复制成功!