牛津半导体有限公司
OXFW900
3
P
IN
D
ESCRIPTIONS
DIR
1
I / O
I / O
I
O
IU
O
T_I / O
t_o
t_o
t_o
t_o
t_o
ID
T_IU
T_I / O
t_o
t_o
t_o
t_o
T-我
t_o
t_o
t_o
t_o
T-我
O
O
IU
O
I
名字
PD [ 7:0]
CTL [1:0 ]
PHYCLK
LREQ
LinkOn
LPS
D[15:0]
A[16:0]
CS# [3:0 ]
OE #
BWR #[ 1:0]
WE#
WIDTH16
INT #
ID [ 15:0]
IA [2:0 ]
ICS #[ 1:0]
IDE_OE # [
IRESET
DMARQ
DIOW #
DIOR #
IORDY
DMACK #
INTRQ
GPO3
GPO1
GPI
GPO2
XTLI
描述
PHY链路数据总线
PHY链路控制总线
49.152 MHz的时钟源来自PHY
链接请求
请求时,在低功率模式下链接到功率达
指示PHY链接是电并准备
ARM外部数据总线
ARM外部地址总线
ARM外部片选。 CS0 #总是用于计划
只读存储器。
ARM的外部输出使能。从Active读取数据时,
外部设备,包括程序ROM
字节写使能。对于未来的扩展
写使能。主动写信给外部设备时,
' 1 ' = 16位外部ROM
' 0 ' = 8位外部ROM
(下拉)
ARM的外部中断
IDE数据总线
IDE地址总线
IDE芯片选择。选择IDE驱动器0或1
IDE输出使能。只有当使用外部缓冲
开车IDE数据总线需要
IDE接口复位
IDE接口写选通
IDE接口的读选通
1394 PHY -Link接口
104, 105, 108, 109, 110, 111, 115,
116
117,118
120
122
102
103
ARM外部接口
2, 3, 4, 5, 6, 7, 10, 11, 12, 13, 14,
15, 18, 19, 20, 21
35, 36, 37, 40, 41, 42, 43, 44, 45,
48, 49, 50, 51, 52, 53, 54, 60
25, 26, 29, 30
31
32, 33
34
62
61
IDE接口
65, 66, 69, 70, 71, 72, 73, 74, 77,
78, 79, 80, 81, 82, 85, 86
97, 98, 99
100, 101
63
64
89
90
91
92
95
96
EEPROM接口
128
126
1
127
其他销
57
通用输出3
通用输出1
通用输入
通用输出2
晶体振荡器的输入。 24.576 MHz晶振所需。如果一个
时钟模块用于而非晶体则该输入
必须连接到高电平为OXFW900进行操作,并在时钟
模块的输出连接到CKIN销。重要提示 -
看到有关时钟应用笔记
晶体振荡器的输出。重要提示 - 请参阅应用
注意事项关于时钟。
58
O
XTLO
数据表修订版1.0
第5页