【数据表2000年3月ORCAOR3TP12现场可编程系统芯片（ FPSC ）嵌入式主机/目标PCI接】,IC型号OR3TP12,OR3TP12 PDF资料,OR3TP12经销商,ic,电子元器件-51电子网

数据表

2000年3月

ORCA

OR3TP12现场可编程系统芯片（ FPSC ）

嵌入式主机/目标PCI接口

介绍

朗讯科技微电子集团

开发谁需要设计师的解决方案

基于FPGA的设计imple-的许多优点

心理状态再加上高带宽

业界标准的PCI接口。该

ORCA

OR3TP12 FPSC提供了一个全功能的

33/50/66兆赫， 32位/ 64位PCI接口，完全

设计和测试的，以硬件，加上FPGA的逻辑

对于用户可编程功能。

表1. PCI本地总线数据传输速率

时钟

频率

（兆赫）

数据路径

宽度（位）

峰值数据速率

（兆字节）

132

264

528

PCI局部总线

PCI本地总线上，或者简单地，PCI总线，已成为一个

在应用程序使用业界标准的接口协议

阳离子从台式PC校车接送到高

在网络和通讯背板带宽

阳离子设备。在PCI总线规范*亲

志愿组织为5 V和3.3 V信号环境。

PCI接口的时钟速度是在指定

范围从直流到66 MHz的详细规格

在33兆赫和66兆赫，以及建议

50 MHz工作频率。数据路径被定义为

无论是32位还是64位。这些数据通路和频率

组合允许在峰值数据传输速率

在表1中说明。

PCI总线被电指明从而没有胶

逻辑是必需的接口到总线的PCI设备

直接连接到PCI总线。其他特点

包括设备和子系统的identifica-寄存器

化和自动配置，用于支持64位

寻址和多主机功能，使

任何PCI总线主站访问任何PCI总线目标。

PCI总线的核心亮点

实施中

ORCA

系列3基本阵列，显示

将所述底部四行的18列。

核心是一个经过良好测试的ASIC模式。

完全符合PCI本地总线2.1版

规格（以及专为2.2版本）。

* PCI本地总线规范修订版2.1 ， PCI SIG ， 1995年6月1日。

表2中。

ORCA

PCI FPSC解决方案，可用FPGA资源

设备

OR3TP12

可用门

30K—60K

的最大用户的最大用户数号码

的LUT

内存

I / O的

2016

2636

32K

187

ARRAY

SIZE

数

PFU就能

252

*嵌入式内核和接口包括除了这些可用门大约85K标准单元ASIC门。可用

门数从逻辑只门数到门数假设PFU就能/ SLIC组件的30％被用作RAM中。该逻辑只

门数包括每个PFU / SLIC （计为每PFU / SLIC 108门），其中每个LUT / FF对12门（ 8元PFU ），和12

每个SLIC / FF对大门（ PFU每一个）。每个PIC每四个PIO的被计为16门（ 2农民田间学校，快速捕捉锁定，输出逻辑，

CLK

驱动程序和I / O缓冲区）。用PFU就能作为RAM的每比特四个城门都算，每个PFU能够实现32

4 RAM（或

512门）每PFU 。

ORCA

OR3TP12 FPSC

嵌入式主机/目标PCI接口

数据表

2000年3月

页面

简介................................................. .............. 1

PCI局部总线............................................... ......... 1

PCI总线的核心亮点........................................... 1

FPSC亮点................................................ 6 .......

软件支持................................................ ...... 6

说明................................................. ............... 7

什么是FPSC ？ ............................................. 7 ....

FPSC概述................................................ 7 .....

FPSC门计数............................................. 7

FPGA /嵌入式核心接口.......................... 7

FPSC设计套件............................................... 8 ....

ORCA

铸造开发系统................... 8

FPGA逻辑概述........................................... 8

PLC逻辑................................................ .............. 9

PIC逻辑................................................ ............... 9

系统特点................................................ 9 ...

路由................................................. ................. 10

配置................................................. ........ 10

更多系列3信息..................................... 10

OR3TP12概述................................................ ..10

设备布局................................................ ........ 10

OR3TP12 PCI总线内核概述........................... 10

PCI总线接口............................................... ... 10

嵌入式核心选项/ FPGA配置...... 12

PCI总线内核的详细说明.......................... 13

PCI总线命令.............................................. 13

PCI协议基础.................................. 16

PCI总线引脚信息........................................ 18

嵌入式核心/ FPGA接口

信号说明............................................ 21

嵌入式核心/ FPGA接口

信号位置................................................ 0.29

嵌入式内核配置选项................ 31

嵌入式核心/ FPGA FIFO接口

操作摘要........................................... 33

PCI总线核心主控制器

详细说明.............................................. 34

FIFO接口概述....................................... 34

大师写操作......................................... 35

硕士读操作......................................... 43

PCI总线核心目标控制器

详细说明.............................................. 53

目标FIFO接口............................................ 53

目标写操作.......................................... 53

目标读操作.......................................... 65

时钟选项，在FPGA /嵌入式

核心边界................................................ ... 80

PCI总线核心的配置空间............. 82

FPSC配置.............................................. 86

FPGA配置目标控制器

数据格式................................................ .......... 88

运用

ORCA

代工生成

配置RAM数据.................................... 88

FPGA配置数据帧.......................... 88

比特流错误检查........................................ 90

FPGA配置模式...................................... 90

绝对最大额定值...................................... 91

推荐工作条件...................... 91

电气特性.......................................... 92

时序特性.............................................. 93

Description................................................................93

PFU时间................................................ .......... 94

PLC定时................................................ ........... 94

SLIC时间................................................ .......... 94

PIO时间................................................ ........... 94

特殊功能定时........................................ 94

时钟时序................................................ ............. 94

配置时序............................................. 94

回读时序................................................ 。 94

输入/输出缓冲器测量条件.......... 99

输出缓冲特性................................. 100

估计功耗................................. 101

销信息................................................ ....... 102

...................................................................... 119

FPGA的最高结温.............. 119

封装热特性........................... 120

套餐共面.............................................. 120

封装寄生................................................ 。 120

封装外形图..................................... 122

术语和定义......................................... 122

240引脚SQFP2 .............................................. ..... 123

256引脚PBGA .............................................. ....... 124

352引脚PBGA .............................................. 125 .......

订购信息............................................... 126

朗讯科技公司

数据表

2000年3月

ORCA

OR3TP12 FPSC

嵌入式主机/目标PCI接口

图列表

科幻居雷什

页面

科幻居雷什

页面

图1. OR3TP12阵列....................................... 11

图2中。

ORCA

OR3TP12 PCI FPSC

框图................................................ ..... 12

图3.主写单

（ FIFO接口，双端口） ................................. 39

图4.主写单

（ FIFO接口，四端口） ................................. 40

图5.主写单

（ PCI总线， 32位） .......................................... ........ 40

图6.主机写突发

（ FIFO接口，双端口） ................................. 41

图7.主机写突发

（ FIFO接口，四端口） ................................. 42

图8.主机写突发

（ PCI总线， 32位） .......................................... ........ 42

图9.主机读取单

（ FIFO接口，双端口） ................................. 46

图10.主机读取单

（ FIFO接口，四端口） ................................. 47

图11.主机读取单

（ PCI总线， 32位） .......................................... ........ 47

图12.主读突发

（ FIFO接口，双端口） ................................. 49

图13.主读突发

（ FIFO接口，四端口） ................................. 50

图14.主读突发

（ PCI总线， 32位） .......................................... ........ 51

图15.目标配置写

（ PCI总线， 32位） .......................................... ........ 57

图16.目标的I / O写，非延迟

（ PCI总线， 32位） .......................................... ........ 58

图17.目标存储器写单

（ PCI总线， 32位） .......................................... ........ 59

图18.目标写单

（ FIFO接口，双端口） ................................. 60

图19.目标写单

（ FIFO接口，四端口） ................................. 61

图20.目标存储器写入突发

（ PCI总线， 32位） .......................................... ........ 62

图21.目标写入突发

（ FIFO接口，双端口） ................................. 63

图22.目标写入突发

（ FIFO接口，四端口） ................................... 64

图23.目标配置读

（ PCI总线， 32位） .......................................... .......... 68

图24.目标的I / O读取，延迟

（ PCI总线， 32位） .......................................... .......... 69

图25.目标的I / O读，非延迟

（ PCI总线， 32位） .......................................... .......... 70

图26.目标单条内存读取，

延迟（ PCI总线， 32位） ...................................... 71

图27.目标读单

（ FIFO接口，双端口） .................................... 72

图28.目标读单

（ FIFO接口，四端口） ................................... 73

图29.目标存储器读取单，

非延迟交易（ PCI总线， 32位） ............. 74

图30.目标突发存储器读取，

延迟（ PCI总线， 32位） ...................................... 75

图31.目标读突发

（ FIFO接口，双端口） .................................... 76

图32.目标读突发

（ FIFO接口，四端口） ................................... 77

图33.目标存储器突发读，

非延迟（ PCI总线， 32位） ................................ 78

图34. FPSC框图和

时钟网络................................................ ........ 81

图35.串行配置数据格式 -

自动增量模式.............................................. 89

图36.串行配置数据格式 -

显式模式................................................ ......... 89

图37.交流测试负载.......................................... 99

图38.输出缓冲器延迟............................... 99

图39.输入缓冲器延迟.................................. 99

图40. Sinklim （T

= 25 ° C，V

= 3.3 V)..........100

图41. Slewlim （T

= 25 ° C，V

= 3.3 V) .........100

图42.快速（T

= 25 ° C，V

= 3.3 V) ..............100

图43. Sinklim （T

= 125°C ，V

= 3.0 V)........100

图44. Slewlim （T

= 125°C ，V

= 3.0 V) .......100

图45.快速（T

= 125°C ，V

= 3.0 V) ............100

图46.封装寄生................................ 121

朗讯科技公司

ORCA

OR3TP12 FPSC

嵌入式主机/目标PCI接口

数据表

2000年3月

表格清单

表

页面

表

页面

表1. PCI本地总线数据传输速率........................... 1

表2中。

ORCA

PCI FPSC解决方案 -

可用FPGA资源.................................. 1

表3. PCI总线命令说明............... 13

表4.时序预算.......................................... 17

表5. PCI总线引脚说明........................... 18

表6.嵌入式核心/ FPGA

接口信号................................................ 21

表7. OR3TP12 FPGA / PCI核心

接口信号的位置.................................. 29

表8. PCI总线内核选项可设置

通过FPGA配置RAM位.................... 31

表9.索引状态序列表................. 33

表10.位定义的主

命令/地址相................................. 35

表11.保持寄存器，

典型的操作实例........................... 36

表12.主状态计数器（ MStateCntr ）

值和相应的总线数据........... 36

表13.双端口主机写入........................... 43

表14.四端口主机写入......................... 43

表15.双端口主机读取，

指定的突发长度....................................... 51

表16.四端口主机读取，

重复的突发长度....................................... 52

表17.四端口主机读取，

指定的突发长度....................................... 52

表18.位目的地为目标

命令/地址相................................. 54

表19.目标状态计数器（ TStateCntr ）

值和相应的总线数据........... 55

表20.双端口目标写.............................. 64

表21.四端口目标写............................ 65

表22.双端口读取目标............................. 79

表23.四端口目标读............................ 79

表24.配置空间布局..................... 82

表25.配置空间分配............. 83

表26.配置框架

格式和内容......................................... 89

表27.配置帧大小......................... 90

表28.配置模式................................ 90

表29.绝对最大额定值..................... 91

表30.推荐工作条件.......... 91

表31.电气特性.......................... 92

表32.降额商用设备

（ I / O电源V

) ................................................93

表33. OR3TP12 PCI和FPGA接口

时钟工作频率............................. 95

表34. OR3TP12 FPGA为PCI和PCI到

FPGA ，组合路径延迟..................... 95

表35. OR3TP12 FPGA侧置接口

组合路径延迟信号...................... 96

表36. OR3TP12 Interbuf延迟........................ 96

表37. OR3TP12 FPGA端接口时钟

输出延迟， PCICLK同步信号....... 97

表38. OR3TP12 FPGA端接口时钟

输出延迟， FCLK同步信号.......... 97

表39. OR3TP12 FPGA端接口输入

建立延迟， PCICLK同步信号........ 98

表40. OR3TP12 FPGA端接口输入

建立延迟， FCLK同步信号............ 98

表41. FPGA共功能

引脚说明............................................... 102

表42. OR3TP12 240引脚SQFP2引脚.......... 105

表43. OR3TP12 256引脚PBGA引脚............ 109

表44. OR3TP12 352引脚PBGA引脚............ 113

表45 。

ORCA

OR3TP12塑料包装

热指引.......................................... 120

表46 。

ORCA

OR3TP12封装寄生..... 121

表47.电压选项...................................... 126

表48.温度选项.............................. 126

表49.封装选项.................................... 126

表50 。

ORCA

系列3+包装矩阵........... 126

表51.嵌入式核心类型............................. 126

表52. FPSC基本阵列................................... 126

朗讯科技公司

数据表

2000年3月

ORCA

OR3TP12 FPSC

嵌入式主机/目标PCI接口

PCI总线的核心亮点

（续）

工作在PCI总线速度高达66 MHz的。

包括硕士两个独立的控制器

和目标。

达到/超过了所有要求

PICMG

热

交换友情硅，全部热插拔模式，每

CompactPCI的

热插拔规范，

PICMG

2.1

R1.0.

PCI SIG热插拔（ R1.0 ）兼容。

四个内部FIFO缓冲区单独的两个方向

：法师和目标接口两种

- 两个法师的FIFO是64位宽32位

深。

- 这两个目标的FIFO是64位宽为16位

深。

能无等待状态，全爆PCI的传输

任一方向，无论是硕士还是目标上的接口

脸上。双32位数据路径延伸到FPGA

逻辑，允许全带宽，双向同步

高达264兆字节/秒方面的资料传输成为可持

tained下去。

可以被配置成提供任意两个32位总线

（每个方向一个）之间进行复

法师和目标，或四个独立的16位总线。

提供了PCI总线的多核心硬件选件

这是FPGA逻辑配置时设置。

内的PCI 5伏的规定操作和

3.3 V信号环境中，允许同一

在5伏或3.3伏的PCI系统中使用的设备。

FPGA是通过PCI接口，可重新配置的组态

配给空间（以及常规），允许

FPGA是现场升级，以满足后期破

新兴协议的要求。

法师：

- 生成以外的所有定义的命令代码

中断响应及特殊周期。

- 能够作为系统的配置

通过与主逻辑启动了代理功能。

- 提供多个选项，以增加PCI总线

带宽。

目标：

- 法律来响应大多数命令代码：跨

中断承认，特殊周期，并保留

命令忽略;存储器读和多重

行处理，内存读取;内存写入和

无效的内存写入操作。

- 实现目标中止，断开连接，重试，和

等待周期。

- 处理延迟交易。

- 处理速度快背到后端的交易。

- 支持可编程延时定时器控制。

- 处理等待状态的方法是可编程的，

允许定制到不同的目标数据访问

潜伏期。

- 解码以中等速度。

支持双地址周期（既作为主站和

目标）。

支持六种基地址寄存器（BAR ），如

无论是内存（ 32位或64位）或I / O 。任何法律

页面大小可以为每个被独立地指定

FPGA配置过程中吧。

提供灵活的时钟控制功能与FPGA

时钟与PCI总线时钟或其他地方采购。

FIFO接口缓冲区异步时钟域

PCI接口和基于FPGA的逻辑之间。

PCI接口时序：达到或超过33兆赫，

50 MHz和66 MHz的PCI要求。

参数

33兆赫

11.0纳秒

7.0纳秒

10.0纳秒

2.0纳秒

30.0纳秒

50兆赫

7.5纳秒

4.5纳秒

6.5纳秒

1.5纳秒

20.0纳秒

66兆赫

6.0纳秒

3.0纳秒

5.0纳秒

1.0纳秒

15.0纳秒

器件时钟= >出来

设备安装时间

董事会道具。延迟

主板时钟偏移

总预算

标准的256字节的PCI配置空间：

- 类代码，修改ID 。

- 延迟定时器。

- 高速缓存行大小。

- 子系统ID 。

- 子系统供应商ID 。

- 最大等待时间，最小的补助。

- 断线。

- 热插拔/热插拔功能。

CompactPCI的

和

PICMG

被登记在PCI的商标

工业计算机制造商组织。

朗讯科技公司