【数据表1999年6月ORCA系列3C和3T现场可编程门阵列特点sssssssssss高性能，高性价比】,IC型号OR3C80-4BA352I,OR3C80-4BA352I PDF资料,OR3C80-4BA352I经销商,ic,电子元器件-51电子网

数据表

1999年6月

ORCA

系列3C和3T

现场可编程门阵列

特点

高性能，高性价比， 0.35微米（ OR3C ）和

0.3微米（ OR3T ） 4级金属的技术，（ 4-或5-输入

查表1.1 ns的延迟表在-7速度等级

0.3 m).

相同的基本架构为低电压，先进的

工艺技术系列3架构。（见

ORCA

3L系列FPGA的文档。）

高达186000可用门。

多达452个用户I / O操作。（ OR3Txxx的I / O都耐5V电压，以

允许互联双方3.3 V和5 V器件，

可选择在每个针的基础。）

引脚可选的I / O钳位二极管提供5 V或3.3 V

PCI合规性和OR3Txxx设备5 V容限。

双四通道可编程功能单元（ PFU ） architec-

TURE每PFU的8个16位的查找表（LUT），

在nibble-或字节宽度分为两半字节用于

功能。允许混合算术和逻辑功能

在一个单一的PFU 。

每PFU ，一九用户注册之后每个LUT ，

再加上一个额外的。所有具有可编程时钟使能和

当地的置位/复位，再加上全球的置位/复位，可以显示

每PFU禁止。

PFU就能灵活的输入结构（ FINS）提供

为查找表与共享输入和路由能力增强

的LUT的逻辑灵活性独立输入。

快速进位逻辑和路由相邻PFU就能完成nibble- ，

字节宽，或更长的运算功能，使用选项

注册PFU进位。

Softwired的LUT （ SWL ），可实现快速级联

三个层次的LUT逻辑在单一的PFU对于高达40％的

速度的提高。

补充逻辑和互联单元（ SLIC ）提供

3- statable缓冲剂，多达10位的解码器，并

PAL *样

与或与每个可编程可选的反转

逻辑单元（ PLC ），有超过50 ％的速度提高典型

CAL 。

根据出现路由层次丰富的布线资源

荷兰国际集团两个数据半字节和每套两条控制线提供

对于更快的布局和布线的实现和少rout-

荷兰国际集团延迟。

每个引脚的TTL或CMOS输入电平编程为

OR3Cxx （5.0V ）的设备。

独立的可编程驱动能力：

12毫安水槽/ 6 mA输出或6毫安下沉/ 3 mA输出。

内置的边界扫描（ IEEE

1149.1 JTAG ）和

TS_ALL可测试性功能三态的所有I / O引脚。

增强的系统时钟布线的低偏移，高速

钟原片上或在任何I / O 。

多达四个ExpressCLK输入允许速度极快顺时针

ING的信号导通和关断芯片以及访问内部

一般的时钟布线。

StopCLK功能glitchlessly停止/启动ExpressCLKs

独立用户命令。

可编程I / O （ PIO ）有：

- 快速捕捉输入锁存器和输入触发器（ FF ）闩锁

为减少输入建立时间和保持为零的时间。

- 此功能可（德）多路I / O信号。

- 用于解码快速访问和SLIC

PAL-样

功能。

- 输出FF和两个信号的函数发生器，以

减少CLK输出传播延迟。

- 快速开漏潜水能力

- 此功能可注册三态使能信号。

基线FPGA系列在系列3+ FPSCs使用（现场

可编程系统芯片），它结合了FPGA逻辑

一个设备上和标准单元的逻辑。

PAL

是Advanced Micro Devices公司的商标。

IEEE

是机电研究所的注册商标，

电子工程师

表1中。

ORCA

系列3 （ 3C和3T ）的FPGA

设备

OR3T20

OR3T30

OR3C/3T55

OR3C/3T80

OR3T125

系统

门

36K

48K

80K

116K

186K

的LUT

1152

1568

2592

3872

6272

1872

2436

3780

5412

8400

最大用户RAM

18K

25K

42K

62K

100K

用户I / O

196

228

292

356

452

数组的大小

12 x 12

14 x 14

18 x 18

22 x 22

28 x 28

过程

技术

0.3微米/ 4 LM

系统门数从逻辑只门数到门数假设PFU就能/ SLIC组件的30％被用作RAM中。

该逻辑门仅数包括每个PFU / SLIC （计为每PFU / SLIC 108门），包括每个LUT / FF对12门（ 8元

PFU ），每SLIC / FF对12门（ PFU每一个）。每个PIC每四个PIO的被计为16门（ 2农民田间学校，快速捕捉锁定，

输出逻辑， CLK驱动程序和I / O缓冲区）。用PFU就能作为RAM的每比特四个城门都算，每个PFU能够实现的

一个32 ×4的RAM （或512门）每PFU 。

ORCA

系列3C和3T的FPGA

数据表

1999年6月

页面

功能................................................. ..................... 1

系统级特性.............................................. ..6

Description...................................................................7

FPGA概述................................................ 7 ........

PLC逻辑................................................ .................. 7

PIC逻辑................................................ ................... 8

系统特点................................................ 8 .......

路由................................................. ..................... 8

配置................................................. ............ 8

ORCA

铸造开发系统...................... 9

建筑................................................. ................ 9

可编程逻辑单元........................................ 11

可编程功能单位.................................. 11

查表操作模式............................ 13

补充逻辑和互联单元（ SLIC ） ..21

PLC锁存器/触发器........................................... 25

PLC路由资源.......................................... 27

PLC建筑描述................................. 34

可编程输入/输出单元格............................. 36

5 V容限I / O ............................................ ........... 37

符合PCI I / O ............................................. ...... 37

输入................................................. ..................... 38

输出................................................. ................... 41

PIC路由资源........................................... 44

PIC建筑描述.................................. 45

高层次的路由资源.................................. 47

Interquad路由................................................ .... 47

可编程角单元路由........................ 48

PIC Interquad （ MID ）路由................................... 49

时钟分配网络........................................ 50

PFU时钟源............................................... ..50

时钟分配在PLC阵列......................... 51

时钟源PLC阵列............................. 52

时钟在太平洋岛国.............................................. ..... 52

ExpressCLK输入................................................ 0.53

选择时钟输入引脚...................................... 53

特殊的功能块............................................ 54

单功能块............................................ 54

边界扫描................................................ ........ 57

微处理器接口（ MPI ） ................................. 64

PowerPC的

系统................................................. ... 65

i960

系统................................................. ........... 66

MPI接口的FPGA ............................................ 67

MPI设置和控制............................................ 68

可编程时钟管理器（ PCM ） ...................... 72

PCM寄存器................................................ ........ 73

延迟锁定环（ DLL ）模式............................. 75

锁相环（ PLL ）模式............................ 76

PCM / FPGA内部接口................................. 79

PCM操作................................................ ....... 79

PCM详细规划................................... 80

PCM应用程序................................................ .... 83

PCM注意事项................................................ ........ 84

FPGA的国家操作........................................ 85

初始化................................................. ............ 85

配置................................................. ......... 86

初创............................................... ................... 87

重构................................................. ..... 88

部分重配置........................................... 88

其他配置选项................................... 88

配置数据格式...................................... 89

运用

ORCA

代工生成

配置RAM数据....................................... 89

配置数据帧...................................... 89

正在检查...................................... 91位流错误

FPGA配置模式...................................... 92

主并行模式............................................. 92

掌握串行模式............................................... 。 93

异步外设模式............................. 94

微处理器接口（ MPI ）模式.................... 94

从串模式............................................... ... 97

从并行模式............................................... 97

菊花链............................................... ........ 98

菊花链与边界扫描...................... 99

绝对最大额定值.................................... 100

推荐工作条件.................. 100

电气特性........................................ 101

时序特性............................................ 103

说明................................................. .......... 103

PFU时间................................................ ......... 104

PLC定时................................................ ........... 111

SLIC时间................................................ .......... 111

PIO时间................................................ ........... 112

特殊的功能块计时........................... 115

时钟时序................................................ ......... 123

配置定时............................................ 133

回读时序................................................ 。 142

输入/输出缓冲器测量条件........ 143

输出缓冲特性................................. 144

OR3Cxx ................................................. ............... 144

OR3Txxx ................................................. ............. 145

估计功耗................................. 146

OR3Cxx ................................................. ............... 146

OR3Txxx （初步资料） ...................... 147

销信息................................................ 149 .......

引脚说明................................................ ... 149

封装兼容性.......................................... 153

与OR2C兼容性/ TxxA系列.................. 154

封装热特性........................... 194

θJA

....................................................................... 194

JC ................................................. ..................... 194

θJC

...................................................................... 194

θJB

...................................................................... 194

FPGA的最高结温............... 195

朗讯科技公司

数据表

1999年6月

ORCA

系列3C和3T的FPGA

页面

套餐共面............................................... 196

封装寄生................................................ ..196

封装外形图...................................... 197

术语和定义........................................... 197

208引脚SQFP .............................................. ......... 198

208引脚SQFP2 .............................................. 199 .......

240引脚SQFP .............................................. ......... 200

240引脚SQFP2 .............................................. ....... 201

256引脚PBGA .............................................. ......... 202

352引脚PBGA .............................................. ......... 203

432引脚EBGA .............................................. ......... 204

600引脚EBGA .............................................. ......... 205

订购信息................................................ 206

Index........................................................................207

表

表1中。

ORCA

系列3 （ 3C和3T ）的FPGA ............ 2

表2中。

ORCA

系列3系统性能.......... 6

表3.查找表操作模式............... 13

表4.控制输入功能.......................... 14

表5.纹波模式比较平等

功能和输出............................................ 18

表6. SLIC模式............................................. ... 21

表7.配置RAM控制

锁存器/触发器操作........................................ 25

表8. PLC之间的路由资源..................... 31

表9. PIO选项............................................. ... 37

表10. PIO逻辑的选项.................................... 43

表11. PIO寄存器控制信号.................... 43

表12.回读选项.................................... 54

表13.边界扫描说明..................... 58

表14.边界扫描识别码........................... 59

表15. TAP控制器输入/输出................... 61

表16 。

的PowerPC / MPI

配置..................... 65

表17 。

i960/MPI

配置............................. 66

表18.内部MPI接口信号.................. 67

表19. MPI设置和控制寄存器............. 68

表20. MPI设置和控制寄存器

说明................................................. .............. 68

表21. MPI控制寄存器2 ............................. 69

表22.状态寄存器......................................... 70

表23.设备ID码........................................ 71

表24. 3系列家族和设备ID值..... 71

表25 。

ORCA

3系列器件ID说明.... 71

表26. PCM寄存器......................................... 73

表27. DLL模式延迟/ 1X占空比

编程值............................................... 75

表28. DLL模式延迟/ 2X占空比

编程值............................................... 76

表29. PCM振荡器频率范围3Txxx 。 78

表30. PCM振荡器频率范围3Cxx ... 78

表31. PCM控制寄存器............................. 80

朗讯科技公司

表32.配置帧格式和

目录................................................. ................. 90

表33.配置帧大小......................... 91

表34.配置模式................................ 92

表35.绝对最大额定值.................... 100

表36.推荐工作条件.... 100

表37.电气特性........................ 101

表38.降额商用设备

（ OR3Cxx ） .............................. ............... 103

表39.降级为工业设备（ OR3Cxx ） 103

表40.降额的商业/工业

设备（ OR3Txxx ） .............................................. 0.103

表41.组合PFU时序

特点................................................. ...... 104

表42.连续PFU时序特性..106

表43.纹波模式PFU时序

特点................................................. ...... 107

表44.同步存储器写

特点................................................. ...... 109

表45.同步存储器读

特点................................................. ...... 110

表46. PFU输出MUX和直接路由

时序特性........................................... 111

表47.补充逻辑和互联

细胞（ SLIC ）时序特性........................ 111

表48.可编程I / O （ PIO ）时序

特点................................................. ...... 112

表49.微处理器接口（ MPI ）时序

特点................................................. ...... 115

表50.可编程时钟管理器（ PCM ）

时序特性（初步信息） ..121

表51.边界扫描时序特性..122

表52. ExpressCLK （ ECLK ）和快速时钟

（ FCLK ）时序特性.............................. 123

表53.通用时钟时序

特性（内部时钟） ......... 124

表54. OR3Cxx ExpressCLK到输出延迟

（引脚到引脚） ........................................... ................. 125

表55. OR3Cxx快时钟（ FCLK ）到输出

延迟（引脚到引脚） .......................................... ........ 126

表56. OR3Cxx一般系统时钟（ SCLK ）

到输出延迟（引脚到引脚） ................................. 127

表57. OR3C / TXXX输入到ExpressCLK （ ECLK ）

快速捕捉设置/保持时间（引脚到引脚） .......... 128

表58. OR3C / TXXX输入到快时钟

建立/保持时间（引脚到引脚） ................................ 130

表59. OR3C / TXXX输入到通用系统

时钟（ SCLK ）建立/保持时间（引脚到引脚） .......... 132

表60.常规配置模式时序

特点................................................. ...... 133

表61.主串行配置模式时序

ORCA

系列3C和3T的FPGA

数据表

1999年6月

页面

特点................................................. ..... 136

表62.主并行配置模式时序

特点................................................. ..... 137

表63.异步外设配置模式

时序特性........................................... 138

表64.从串行配置模式时序

特点................................................. ..... 139

表65.从并行配置模式

时序特性........................................... 140

表66.回读时序特性........... 142

表67.引脚说明...................................... 149

表68 。

ORCA

I / O的总结............................. 153

表69. 3系列ExpressCLK销..................... 154

表70. OR3T20 ， OR3T30 ， OR3C / T55 ，

OR3C / T80 ，以及OR3T125 208引脚

SQFP / SQFP2引脚............................................ 155

表71. OR3T20 ， OR3T30 ， OR3C / T55 ，

OR3C / T80 ，以及OR3T125 240引脚

SQFP / SQFP2引脚............................................ 161

表72. OR3T20 ， OR3T30和OR3C / T55

256引脚PBGA引脚............................................ 168

表73. OR3T20 ， OR3T30 ， OR3C / T55 ，

OR3C / T80 ，以及OR3T125 352引脚PBGA引脚。 172

表74. OR3C / T80和OR3T125 432引脚

EBGA引脚................................................ ......... 182

表75. OR3T125 600引脚EBGA引脚............ 187

表76.塑料包装热

特色的

ORCA

系列..................... 195

表77.包装共面.............................. 196

表78.封装寄生................................. 196

表79.电压选项...................................... 206

表80.温度选项............................. 206

表81.封装选项.................................... 206

表82 。

ORCA

系列3包矩阵............. 206

表83.速度等级选项............................. 206

科幻居雷什

图1. OR3C / T55阵列........................................ 10

图2. PFU端口............................................. ..... 11

图3.简化PFU图............................ 12

图4.简化的F4和F5逻辑模式............ 14

图5. Softwired LUT拓扑示例........... 15

图6.纹波模式............................................. 16

图7.计数器子方式..................................... 17

图8.乘子模式.................................... 18

图9.记忆模式........................................... 19

图10.记忆模式扩展例 -

128 ×8 RAM .............................................. ............. 20

图11. SLIC所有模式图......................... 22

图12.缓冲模式............................................. 22

图13.缓冲区，缓冲区解码器模式................... 23

图14.缓冲和解码器缓冲模式................... 23

图15.缓冲区解码器，解码器模式............... 24

图16.解码器模式......................................... 24

图17.锁存器/ FF置位/复位配置......... 26

图18.可配置互连点.............. 27

图19.单PLC查看PLC之间的路线

段................................................. ............... 28

图20.多PLC查看PLC之间的路由0.32的

图21. PLC架构..................................... 35

图22. OR3C / TXXX可编程输入/输出

（ PIO ）从图像

ORCA

铸造........................... 36

图23.快速捕捉锁存器和时序............... 39

图24. PIO输入解复用......................... 40

图25.输出复用（ OUT1OUT2模式） 0.42

图26.输出复用

（ OUT2OUTREG模式） ........................................... 42

图27. PIC架构...................................... 46

图28. Interquad路由.................................... 47

图29. HIQ座详细....................................... 48

图30.顶（ TmID是否）路由................................. 49

图31. PFU时钟源................................. 50

图32 。

ORCA

系列3系统时钟

分发概述.............................................. 51

图33. PIC系统时钟脊柱发生...... 52

图34. ExpressCLK和快速时钟分配53

图35.顶部CLKCNTRL功能块.............. 56

图36.印刷电路板与Boundary-

扫描电路................................................ .......... 57

图37.边界扫描接口......................... 58

图38 。

ORCA

系列边界扫描电路

功能框图................................................ 0.60

图39. TAP控制器的状态转换图61

图40.边界扫描单元................................ 62

图41.指令寄存器扫描时序

图................................................. .................. 63

图42. MPI框图.................................. 64

图43 。

的PowerPC / MPI

..........................................65

图44 。

i960/MPI

..................................................66

图45. PCM框图................................ 72

图46. PCM功能框图.............. 74

图47. ExpressCLK延迟最小化使用

在PCM ................................................ .................. 76

图48.时钟相位调整使用PCM 83

图49. FPGA国操作....................... 85

图50.初始化/配置/启动

波形................................................. ............. 86

图51.初创波形................................ 88

图52.串行配置数据格式 -

自动增量模式............................................... 90

图53.串行配置数据格式 -

朗讯科技公司

数据表

1999年6月

ORCA

系列3C和3T的FPGA

页面

显式模式................................................ ........... 90

图54.主并行配置原理图92

图55.主串行配置示意图... 93

图56.异步外设配置.. 94

图57 。

的PowerPC / MPI

配置原理图.. 95

图58 。

i960/MPI

配置原理图.......... 95

图59.配置通过MPI ..................... 95

图60.回读通过MPI .......................... 96

图61.从串行配置示意图..... 97

图62.从并行配置示意图... 97

图63.菊花链配置示意图..... 98

图64.组合PFU时序.................... 105

图65.同步存储器写

特点................................................. ..... 109

图66.同步存储器读周期........ 110

图67. MPI

PowerPC的

用户空间读时序117

图68. MPI

PowerPC的

用户空间写时序117

图69. MPI

PowerPC的

内部的读时序..... 118

图70. MPI

PowerPC的

内部写时序...... 118

图71. MPI

i960

用户空间读时序....... 119

图72. MPI

i960

用户空间写时序....... 119

图73. MPI

i960

内部的读时序.............. 120

图74. MPI

i960

内部写时序.............. 120

图75.边界扫描时序图........... 122

图76. ExpressCLK到输出延迟................ 125

图77.快速时钟到输出延迟................... 126

图78.系统时钟到输出延迟.............. 127

图79.输入到ExpressCLK建立/保持时间.. 129

图80.输入到快时钟设置/保持时间..... 131

图81.输入到系统时钟设置/保持时间132

图82.常规配置模式时序

图................................................. ................ 135

图83.主串行配置模式

时序图................................................ ..... 136

图84.主并行配置模式

时序图................................................ ..... 137

图85.异步外设配置

模式时序图........................................... 138

图86.从串行配置模式

时序图................................................ ..... 139

图87.从并行配置模式

时序图................................................ ..... 140

图88.回读时序图.................... 142

图89.交流测试负载........................................ 143

图90.输出缓冲器延迟............................. 143

图91.输入缓冲器延迟................................ 143

图92. Sinklim （T

= 25 ° C，V

= 5.0 V) ..........144

图93. Slewlim （T

= 25 ° C，V

= 5.0 V) .........144

图94.快速（T

° C，V

= 5.0 V) ......................144

图95. Sinklim （T

= 125°C ，V

= 4.5 V) ........144

图96. Slewlim （T

= 125°C ，V

= 4.5 V) .......144

图97.快速（T

= 125°C ，V

= 4.5 V) ............144

图98. Sinklim （T

= 25 ° C，V

= 3.3 V) ..........145

图99. Slewlim （T

= 25 ° C，V

= 3.3 V) .........145

图100快（T

= 25 ° C，V

= 3.3 V) ............145

图101 Sinklim （T

= 125°C ，V

= 3.0 V) ......145

图102 Slewlim （T

= 125°C ，V

= 3.0 V) .....145

图103快（T

= 125°C ，V

= 3.0 V) ..........145

图104封装寄生.............................. 196

朗讯科技公司

数据表

1999年6月

ORCA

系列3C和3T

现场可编程门阵列

特点

高性能，高性价比， 0.35微米（ OR3C ）和

0.3微米（ OR3T ） 4级金属的技术，（ 4-或5-输入

查表1.1 ns的延迟表在-7速度等级

0.3 m).

相同的基本架构为低电压，先进的

工艺技术系列3架构。（见

ORCA

3L系列FPGA的文档。）

高达186000可用门。

多达452个用户I / O操作。（ OR3Txxx的I / O都耐5V电压，以

允许互联双方3.3 V和5 V器件，

可选择在每个针的基础。）

引脚可选的I / O钳位二极管提供5 V或3.3 V

PCI合规性和OR3Txxx设备5 V容限。

双四通道可编程功能单元（ PFU ） architec-

TURE每PFU的8个16位的查找表（LUT），

在nibble-或字节宽度分为两半字节用于

功能。允许混合算术和逻辑功能

在一个单一的PFU 。

每PFU ，一九用户注册之后每个LUT ，

再加上一个额外的。所有具有可编程时钟使能和

当地的置位/复位，再加上全球的置位/复位，可以显示

每PFU禁止。

PFU就能灵活的输入结构（ FINS）提供

为查找表与共享输入和路由能力增强

的LUT的逻辑灵活性独立输入。

快速进位逻辑和路由相邻PFU就能完成nibble- ，

字节宽，或更长的运算功能，使用选项

注册PFU进位。

Softwired的LUT （ SWL ），可实现快速级联

三个层次的LUT逻辑在单一的PFU对于高达40％的

速度的提高。

补充逻辑和互联单元（ SLIC ）提供

3- statable缓冲剂，多达10位的解码器，并

PAL *样

与或与每个可编程可选的反转

逻辑单元（ PLC ），有超过50 ％的速度提高典型

CAL 。

根据出现路由层次丰富的布线资源

荷兰国际集团两个数据半字节和每套两条控制线提供

对于更快的布局和布线的实现和少rout-

荷兰国际集团延迟。

每个引脚的TTL或CMOS输入电平编程为

OR3Cxx （5.0V ）的设备。

独立的可编程驱动能力：

12毫安水槽/ 6 mA输出或6毫安下沉/ 3 mA输出。

内置的边界扫描（ IEEE

1149.1 JTAG ）和

TS_ALL可测试性功能三态的所有I / O引脚。

增强的系统时钟布线的低偏移，高速

钟原片上或在任何I / O 。

多达四个ExpressCLK输入允许速度极快顺时针

ING的信号导通和关断芯片以及访问内部

一般的时钟布线。

StopCLK功能glitchlessly停止/启动ExpressCLKs

独立用户命令。

可编程I / O （ PIO ）有：

- 快速捕捉输入锁存器和输入触发器（ FF ）闩锁

为减少输入建立时间和保持为零的时间。

- 此功能可（德）多路I / O信号。

- 用于解码快速访问和SLIC

PAL-样

功能。

- 输出FF和两个信号的函数发生器，以

减少CLK输出传播延迟。

- 快速开漏潜水能力

- 此功能可注册三态使能信号。

基线FPGA系列在系列3+ FPSCs使用（现场

可编程系统芯片），它结合了FPGA逻辑

一个设备上和标准单元的逻辑。

PAL

是Advanced Micro Devices公司的商标。

IEEE

是机电研究所的注册商标，

电子工程师

表1中。

ORCA

系列3 （ 3C和3T ）的FPGA

设备

OR3T20

OR3T30

OR3C/3T55

OR3C/3T80

OR3T125

系统

门

36K

48K

80K

116K

186K

的LUT

1152

1568

2592

3872

6272

1872

2436

3780

5412

8400

最大用户RAM

18K

25K

42K

62K

100K

用户I / O

196

228

292

356

452

数组的大小

12 x 12

14 x 14

18 x 18

22 x 22

28 x 28

过程

技术

0.3微米/ 4 LM

系统门数从逻辑只门数到门数假设PFU就能/ SLIC组件的30％被用作RAM中。

该逻辑门仅数包括每个PFU / SLIC （计为每PFU / SLIC 108门），包括每个LUT / FF对12门（ 8元

PFU ），每SLIC / FF对12门（ PFU每一个）。每个PIC每四个PIO的被计为16门（ 2农民田间学校，快速捕捉锁定，

输出逻辑， CLK驱动程序和I / O缓冲区）。用PFU就能作为RAM的每比特四个城门都算，每个PFU能够实现的

一个32 ×4的RAM （或512门）每PFU 。

ORCA

系列3C和3T的FPGA

数据表

1999年6月

页面

功能................................................. ..................... 1

系统级特性.............................................. ..6

Description...................................................................7

FPGA概述................................................ 7 ........

PLC逻辑................................................ .................. 7

PIC逻辑................................................ ................... 8

系统特点................................................ 8 .......

路由................................................. ..................... 8

配置................................................. ............ 8

ORCA

铸造开发系统...................... 9

建筑................................................. ................ 9

可编程逻辑单元........................................ 11

可编程功能单位.................................. 11

查表操作模式............................ 13

补充逻辑和互联单元（ SLIC ） ..21

PLC锁存器/触发器........................................... 25

PLC路由资源.......................................... 27

PLC建筑描述................................. 34

可编程输入/输出单元格............................. 36

5 V容限I / O ............................................ ........... 37

符合PCI I / O ............................................. ...... 37

输入................................................. ..................... 38

输出................................................. ................... 41

PIC路由资源........................................... 44

PIC建筑描述.................................. 45

高层次的路由资源.................................. 47

Interquad路由................................................ .... 47

可编程角单元路由........................ 48

PIC Interquad （ MID ）路由................................... 49

时钟分配网络........................................ 50

PFU时钟源............................................... ..50

时钟分配在PLC阵列......................... 51

时钟源PLC阵列............................. 52

时钟在太平洋岛国.............................................. ..... 52

ExpressCLK输入................................................ 0.53

选择时钟输入引脚...................................... 53

特殊的功能块............................................ 54

单功能块............................................ 54

边界扫描................................................ ........ 57

微处理器接口（ MPI ） ................................. 64

PowerPC的

系统................................................. ... 65

i960

系统................................................. ........... 66

MPI接口的FPGA ............................................ 67

MPI设置和控制............................................ 68

可编程时钟管理器（ PCM ） ...................... 72

PCM寄存器................................................ ........ 73

延迟锁定环（ DLL ）模式............................. 75

锁相环（ PLL ）模式............................ 76

PCM / FPGA内部接口................................. 79

PCM操作................................................ ....... 79

PCM详细规划................................... 80

PCM应用程序................................................ .... 83

PCM注意事项................................................ ........ 84

FPGA的国家操作........................................ 85

初始化................................................. ............ 85

配置................................................. ......... 86

初创............................................... ................... 87

重构................................................. ..... 88

部分重配置........................................... 88

其他配置选项................................... 88

配置数据格式...................................... 89

运用

ORCA

代工生成

配置RAM数据....................................... 89

配置数据帧...................................... 89

正在检查...................................... 91位流错误

FPGA配置模式...................................... 92

主并行模式............................................. 92

掌握串行模式............................................... 。 93

异步外设模式............................. 94

微处理器接口（ MPI ）模式.................... 94

从串模式............................................... ... 97

从并行模式............................................... 97

菊花链............................................... ........ 98

菊花链与边界扫描...................... 99

绝对最大额定值.................................... 100

推荐工作条件.................. 100

电气特性........................................ 101

时序特性............................................ 103

说明................................................. .......... 103

PFU时间................................................ ......... 104

PLC定时................................................ ........... 111

SLIC时间................................................ .......... 111

PIO时间................................................ ........... 112

特殊的功能块计时........................... 115

时钟时序................................................ ......... 123

配置定时............................................ 133

回读时序................................................ 。 142

输入/输出缓冲器测量条件........ 143

输出缓冲特性................................. 144

OR3Cxx ................................................. ............... 144

OR3Txxx ................................................. ............. 145

估计功耗................................. 146

OR3Cxx ................................................. ............... 146

OR3Txxx （初步资料） ...................... 147

销信息................................................ 149 .......

引脚说明................................................ ... 149

封装兼容性.......................................... 153

与OR2C兼容性/ TxxA系列.................. 154

封装热特性........................... 194

θJA

....................................................................... 194

JC ................................................. ..................... 194

θJC

...................................................................... 194

θJB

...................................................................... 194

FPGA的最高结温............... 195

朗讯科技公司