飞利浦半导体
产品speci fi cation
无ROM的8位微控制器
OM5202
引脚说明
引脚数
助记符
V
SS
V
DD
P0.0–0.7
DIP
20
40
39–32
QFP
6, 16,
28, 39
38
37–30
TYPE
I
I
I / O
名称和功能
地面：
0V参考。与QFP封装的所有V
SS
引脚（V
SS1
到V
SS4
）必须连接。
电源：
这是在电源电压为正常，空闲和掉电操作。
端口0 ：
端口0是一个开漏双向I / O口。 P0口具有1秒写信给他们
浮起并可以用作高阻抗输入。 P0口还复低位地址
和数据总线时访问外部程序和数据存储器。在本申请中，它使用
发射1秒时，强大的内部上拉电阻。
端口1 ：
端口1是一个具有内部上拉电阻的8位双向I / O口，除P1.6和P1.7哪些
为开漏。 P1口有写信给他们1秒被拉高由内部上拉
并且可被用作输入。作为输入，端口1引脚是外部拉低，将输出电流
由于内部上拉电阻。 （见DC电气特性：我
IL
） 。复用功能
包括：
开漏输出
开漏输出
端口2 ：
端口2是一个具有内部上拉电阻的8位双向I / O口。 P2口有1秒
写入它们的拉高由内部上拉电阻，可以用来作为输入。作为输入，端口
2管脚被外部拉低时将输出，因为内部上拉电阻的电流。
（见DC电气特性：我
IL
） 。端口2发出时取高位地址字节
从外部程序存储器，并在使用16位外部数据存储器访问
地址（ MOVX @ DPTR ） 。在这种应用中，它使用强大的内部上拉发送1 。
在使用8位地址（ MOV @Ri ）外部数据存储器的访问，端口2发出的
的P2特殊功能寄存器的内容。
端口3 ：
端口3是一个具有内部上拉电阻的8位双向I / O口。 P3口有1秒
写入它们的拉高由内部上拉电阻，可以用来作为输入。作为输入，端口
3引脚被外部拉低时将输出，因为上拉电流。 （见DC
电气特性：我
IL
） 。端口3还提供了特殊功能的8051系列，作为
列举如下：
RXD（ P3.0 ） ：
串行输入端口
的TxD （ P3.1 ） ：
串行输出端口
INT0 （ P3.2 ） ：
外部中断
INT1 （ P3.3 ） ：
外部中断
T0 （ P3.4 ） ：
定时器0外部输入
T1 （ P3.5 ） ：
定时器1外部输入
WR （ P3.6 ） ：
外部数据存储器写选通
RD （ P3.7 ） ：
外部数据存储器读选通
RESET ：
高该引脚上出现两个机器周期振荡器运行时，复位设备。
内部扩散电阻到V
SS
只使用一个外部电容，以允许一个上电复位
V
DD
.
地址锁存使能：
输出脉冲的过程中获得锁存地址的低字节
到外部存储器。在正常操作中， ALE在1/6的振荡器以恒定的速率发射
频率。请注意，一个ALE脉冲在每次访问外部数据存储器跳过。
程序存储使能：
通过端口0和端口2的读选通外部程序存储器是
在从外部程序存储器取指启动两次每个机器周期。当
执行了外部程序存储器PSEN两个激活过程中每个被跳过
访问外部数据存储器。 PSEN未激活过程中没有从取（保持高电平）
外部程序存储器。 PSEN可以吸入/源8输入通道输入，可驱动CMOS输入
无需外部上拉电阻。
外部访问：
如果复位期间， EA保持在TTL，水平高， CPU执行出来的
内部程序存储器ROM中提供的程序计数器小于16384。如果在一个
复位， EA被保持一个TTL低电平时，CPU执行从外部程序存储器。 EA是
不允许浮动。
晶体1 ：
输入到振荡器反相放大器和输入到内部时钟发生器
电路。
水晶2 ：
输出振荡器反相放大器器。
P1.0–P1.5
1–6
40–44,
1
I / O
P1.6
P1.7
P2.0–P2.7
7
8
21–28
2
3
18–25
I / O
I / O
I / O
P3.0–P3.7
10–17
5,
7–13
I / O
10
11
12
13
14
15
16
17
RST
9
5
7
8
9
10
11
12
13
4
I
O
I
I
I
I
O
O
I
ALE
30
27
I / O
PSEN
29
26
O
EA
31
29
I
XTAL1
XTAL2
19
18
15
14
I
O
注意：
为了避免在上电“闩锁效应”，在任何时候对任何引脚上的电压不能大于V高
DD
+ 0.5V或V
SS
- 0.5V ，分别。
1994年12月
3
QQ：2880707522 复制
