功能描述:
设备初始化
由于NTE21256是一个动态RAM与+ 5V单电源供电,无需电源排序要求。
为电,为200μs的初始暂停是必要的内部偏压发生器以建立
适当的衬底偏置电压。初始化动态电路的节点,至少8个活性
的行地址选通(RAS)的周期已被执行。这也是必要的EX-后
大于4毫秒的往往无效状态。
寻址( A0 -A8 )
用于选择262,144的存储器单元中的一个,一共有18个地址位是必需的。第8行
地址位设置引脚A0至A8和锁存到行地址锁存器的行
地址选通( RAS)的。那么9列地址位设置引脚A0至A8和锁定
到列地址锁存器由列地址选通(CAS) 。所有输入地址必须
稳定上的RAS和CAS的下降沿。但是应当注意的是, RAS是类似于一个芯片使能
在于它激活的读出放大器,以及行译码器。 CAS号被用作芯片选择爱科特
vating列译码器和所述输入和输出缓冲器。
写使能( WE)
的读或写操作来选择模式在WE输入。逻辑高电平(V
IH
)在WE使然阅读
模式;逻辑低(Ⅴ
IL
)决定写模式。当被选择的阅读模式的数据输入被禁用。
当我们进入前低CAS号,数据输出(DO)将保持在该高阻抗状态
整个周期允许通用I / O操作。
数据输入( DI )
数据写过程中被写入或读出 - 修改 - 写周期。 CAS的下降沿或WE数据选通
到芯片上的数据锁存器。在早期的写周期,我们先于低CAS号带来的数据是
选通通过与中科院建立和保持时间参考此信号。
数据输出( DO )
输出为三态的TTL与扇出两个标准TTL负载的兼容。 DATA OUT了
极性相同的数据在。的输出处于高阻抗状态,直到CAS号为低电平。在
一读周期或读写周期中,输出是叔后有效
RAC
从RAS转型当t
RCD
(分钟)
被满足时,或叔后
CAC
来自中科院变迁t后在进行转移时
RCD
(最大值) 。在早期的
写周期中,输出始终处于高阻抗状态。在延迟写入或读 - 修改 - 写
周期,输出将跟随序列的读周期。与中科院将高输出的回报
到内吨高阻抗状态
关闭
.
隐藏刷新
RAS-只刷新周期可以发生,同时保持有效的输出数据。这个特性被称为
为隐藏刷新。隐藏的刷新是由中国科学院控股在V进行
IL
先前的存储器的读
周期。
刷新周期
刷新操作必须执行至少每4毫秒来保存数据。由于输出缓冲器是
中除非CAS为高阻抗状态被施加时,RAS -只刷新序列避免了任何信号
在刷新。频闪每256行地址( A0至A7 )与RAS的,使所有的位
在每行中被刷新。 CAS可以保持高(无效)本更新程序来保护
力。
页模式
页面模式操作允许有效地更快的存储器存取通过保持该行地址和
随机选通列地址到芯片上。因此,有必要建立和频闪的时间SE-
不再需要quential行地址相同的页面。列的最大数量
可以在序列处理为t确定
RAS
中,最大的RAS低脉冲宽度。