NT68P61A
8位微控制器监视器（ 24K OTP ROM类型）
特点
T
T
T
T
T
T
T
T
T
T
T
T
40引脚DIP & 42引脚SDIP封装
工作电压范围： 4.5V至5.5V
CMOS技术的低功耗
晶振或陶瓷谐振器*可以
6502 8位CMOS CPU核心
频率为8MHz运行
24K字节的OTP （一次性编程）， ROM
256字节的RAM（存储的EDID用于DDC1 / 2B）
一个8位预加载基定时器
14通道8位PWM输出：
6通道与5V漏极开路， 8通道带12V
漏极开路
6位分辨率2通道A / D转换器
24个双向I / O端口引脚和1个I / P引脚
T
T
T
T
T
T
T
HSYNC /垂直同步信号处理器
硬件同步信号的极性&频率。评估
2
内置I 2 C总线接口
支持VESA DDC1 / 2B功能
六个中断源
- INTV （VSYNC INT ）
- INTE （外部INT与上升沿触发）
- INTMR （定时器INT ）
- 国际商标协会（ INT匹配的从机地址）
- INTD （移位寄存器INT ）
- INTS （ SCL GO -LOW INT ）
硬件看门狗定时器功能
内置低电压复位电路（ LVRC ）
概述
NT68P61A是一个显示器元件
C
为自动同步和
数字控制的应用。它包含一个6502
8位CPU内核， 256字节的RAM作为工作内存
和堆栈区， 24K字节的OTP ROM ** ， 14通道8位
位PWM D / A转换器， 2通道A / D转换器
重点检测节省了I / O引脚，一个8位预加载
基定时器，内部水平同步和垂直同步信号处理器
提供模式检测，看门狗定时器预防
2
系统从异常操作，和一个I 2 C总线
界面。该LVRC能NT68P61A操作
正常。
用户可以存储EDID数据中的128个字节的RAM用于
DDC1 / 2B ，这样用户就可以节省专门的费用
EEPROM用于EDID 。可半频输出功能
保存外单稳态电路。所有这些设计的创造
节省了元件成本。
*陶瓷谐振器的频率偏差具有
±6 ％的最大值。
**该NT6861 （ MASK ROM型）将提供
4/8 /12/ 16 / 24K字节的程序ROM 。
1
V1.0
NT68P61A
引脚说明
PIN号
40针
1
42针
1
2
3
4
5
7
8
9
10
11
12
13
14
DAC2
[
OE
]
DAC1
DAC0
RESET
[ VPP ]
称号
复位初始化。
I / O
描述
O
[I]
O
O
I
[P]
P
P
O
I
I / O
I / O
[I]
P13
P12
P11
I / O
[I]
I / O
[I]
I / O
[I]
P10
I / O
[I]
P16
I
I / O
[I / O]
P30
I / O
[I]
P31
I / O
[I]
P00
I / O
[I]
漏极开路输出12V ，D / A转换器输出2
[ OTP ROM程序输出使能]
漏极开路输出12V ，D / A转换器输出1
漏极开路输出12V ，D / A转换器输出0
施密特触发输入引脚，低电平有效复位**
[ OPT ROM程序的电源电压]
动力
地
晶振输出
晶振输入
双向I / O引脚
双向I / O引脚
[ OTP ROM程序芯片使能]
双向I / O引脚，其中一半HSYNC输入共享
[ OTP ROM程序地址缓冲区]
双向I / O引脚，其中一半水平同步输出共享
[ OTP ROM程序地址缓冲区]
双向I / O引脚，带A / D转换器通道共享
1输入
[ OTP ROM程序地址缓冲区]
双向I / O引脚，带A / D转换器共享
通道0的输入
[ OTP ROM程序地址缓冲区]
施密特触发输入引脚的内部上拉，共享
与外部上升沿触发中断
双向I / O引脚，推挽式结构，具有高电流
驱动器/接收器功能
[ OTP ROM程序的数据缓存]
开漏5V双向I / O引脚P30 ，共享与SDA
2
的I 2 C总线施密特触发缓冲销
[ OTP ROM程序地址缓冲区]
开漏5V双向I / O引脚P31 ，共享与SCL
2
的I 2 C总线施密特触发缓冲销
[ OTP ROM程序地址缓冲区]
双向I / O引脚，具有开漏5V的D / A共享
转换器输出8
[ OTP ROM程序地址缓冲区]
2
3
4
5
6
7
8
9
10
11
12
13
V
DD
GND
OSCO
OSCI
P15
P14
[ CE]
P13/HALFHI
[ A11 ]
P12/HALFHO
[ A10 ]
P11/AD1
[ A9 ]
14
15
P10/AD0
[ A8 ]
15
16 - 23
16
17 - 24
P16/INTE
P27 - P20
[ DB7 ] -
[ DB0 ]
24
25
P30/SDA
[ A12 ]
25
26
P31/SCL
[ A13 ]
26
27
P00/DAC8
[ A0 ]
* [] ： OTP模式
**此
RESET
引脚必须拉高外部上拉电阻（ 5KΩ建议） ，或将保持低位
电压复位系统，所有的时间。
3
NT68P61A
功能说明
1. 6502 CPU
6502是一个8位的CPU ，它提供56的指令，十进制和二进制算术， 13寻址模式，真
索引能力，具有可变长度的可编程栈栈指针，多种选择的可寻址内存，并
中断输入选项。
CPU时钟周期为4MHz （ 8MHz的系统时钟除以2 ） 。请参考6502的数据手册了解详细信息。
7
累加器A
7
索引寄存器Y
7
变址寄存器X
15
程序计数器PCH
的PCl
7
7
堆栈指针SP
7
N
V
B
D
I
Z
0
C
状态寄存器P
0
0
8
0
0
0
携带
零
IRQ禁用
进制模式
BRK指令
溢流
负
1 =真
1 =结果为零
1 = DISABLE
1 =真
1 = BRK
1 =真
1 = NEG
图1： 6502的CPU寄存器和状态标志
5
NT68P61A
8位微控制器监视器（ 24K OTP ROM类型）
特点
T
T
T
T
T
T
T
T
T
T
T
T
40引脚DIP & 42引脚SDIP封装
工作电压范围： 4.5V至5.5V
CMOS技术的低功耗
晶振或陶瓷谐振器*可以
6502 8位CMOS CPU核心
频率为8MHz运行
24K字节的OTP （一次性编程）， ROM
256字节的RAM（存储的EDID用于DDC1 / 2B）
一个8位预加载基定时器
14通道8位PWM输出：
6通道与5V漏极开路， 8通道带12V
漏极开路
6位分辨率2通道A / D转换器
24个双向I / O端口引脚和1个I / P引脚
T
T
T
T
T
T
T
HSYNC /垂直同步信号处理器
硬件同步信号的极性&频率。评估
2
内置I 2 C总线接口
支持VESA DDC1 / 2B功能
六个中断源
- INTV （VSYNC INT ）
- INTE （外部INT与上升沿触发）
- INTMR （定时器INT ）
- 国际商标协会（ INT匹配的从机地址）
- INTD （移位寄存器INT ）
- INTS （ SCL GO -LOW INT ）
硬件看门狗定时器功能
内置低电压复位电路（ LVRC ）
概述
NT68P61A是一个显示器元件
C
为自动同步和
数字控制的应用。它包含一个6502
8位CPU内核， 256字节的RAM作为工作内存
和堆栈区， 24K字节的OTP ROM ** ， 14通道8位
位PWM D / A转换器， 2通道A / D转换器
重点检测节省了I / O引脚，一个8位预加载
基定时器，内部水平同步和垂直同步信号处理器
提供模式检测，看门狗定时器预防
2
系统从异常操作，和一个I 2 C总线
界面。该LVRC能NT68P61A操作
正常。
用户可以存储EDID数据中的128个字节的RAM用于
DDC1 / 2B ，这样用户就可以节省专门的费用
EEPROM用于EDID 。可半频输出功能
保存外单稳态电路。所有这些设计的创造
节省了元件成本。
*陶瓷谐振器的频率偏差具有
±6 ％的最大值。
**该NT6861 （ MASK ROM型）将提供
4/8 /12/ 16 / 24K字节的程序ROM 。
1
V1.0
NT68P61A
引脚说明
PIN号
40针
1
42针
1
2
3
4
5
7
8
9
10
11
12
13
14
DAC2
[
OE
]
DAC1
DAC0
RESET
[ VPP ]
称号
复位初始化。
I / O
描述
O
[I]
O
O
I
[P]
P
P
O
I
I / O
I / O
[I]
P13
P12
P11
I / O
[I]
I / O
[I]
I / O
[I]
P10
I / O
[I]
P16
I
I / O
[I / O]
P30
I / O
[I]
P31
I / O
[I]
P00
I / O
[I]
漏极开路输出12V ，D / A转换器输出2
[ OTP ROM程序输出使能]
漏极开路输出12V ，D / A转换器输出1
漏极开路输出12V ，D / A转换器输出0
施密特触发输入引脚，低电平有效复位**
[ OPT ROM程序的电源电压]
动力
地
晶振输出
晶振输入
双向I / O引脚
双向I / O引脚
[ OTP ROM程序芯片使能]
双向I / O引脚，其中一半HSYNC输入共享
[ OTP ROM程序地址缓冲区]
双向I / O引脚，其中一半水平同步输出共享
[ OTP ROM程序地址缓冲区]
双向I / O引脚，带A / D转换器通道共享
1输入
[ OTP ROM程序地址缓冲区]
双向I / O引脚，带A / D转换器共享
通道0的输入
[ OTP ROM程序地址缓冲区]
施密特触发输入引脚的内部上拉，共享
与外部上升沿触发中断
双向I / O引脚，推挽式结构，具有高电流
驱动器/接收器功能
[ OTP ROM程序的数据缓存]
开漏5V双向I / O引脚P30 ，共享与SDA
2
的I 2 C总线施密特触发缓冲销
[ OTP ROM程序地址缓冲区]
开漏5V双向I / O引脚P31 ，共享与SCL
2
的I 2 C总线施密特触发缓冲销
[ OTP ROM程序地址缓冲区]
双向I / O引脚，具有开漏5V的D / A共享
转换器输出8
[ OTP ROM程序地址缓冲区]
2
3
4
5
6
7
8
9
10
11
12
13
V
DD
GND
OSCO
OSCI
P15
P14
[ CE]
P13/HALFHI
[ A11 ]
P12/HALFHO
[ A10 ]
P11/AD1
[ A9 ]
14
15
P10/AD0
[ A8 ]
15
16 - 23
16
17 - 24
P16/INTE
P27 - P20
[ DB7 ] -
[ DB0 ]
24
25
P30/SDA
[ A12 ]
25
26
P31/SCL
[ A13 ]
26
27
P00/DAC8
[ A0 ]
* [] ： OTP模式
**此
RESET
引脚必须拉高外部上拉电阻（ 5KΩ建议） ，或将保持低位
电压复位系统，所有的时间。
3
NT68P61A
功能说明
1. 6502 CPU
6502是一个8位的CPU ，它提供56的指令，十进制和二进制算术， 13寻址模式，真
索引能力，具有可变长度的可编程栈栈指针，多种选择的可寻址内存，并
中断输入选项。
CPU时钟周期为4MHz （ 8MHz的系统时钟除以2 ） 。请参考6502的数据手册了解详细信息。
7
累加器A
7
索引寄存器Y
7
变址寄存器X
15
程序计数器PCH
的PCl
7
7
堆栈指针SP
7
N
V
B
D
I
Z
0
C
状态寄存器P
0
0
8
0
0
0
携带
零
IRQ禁用
进制模式
BRK指令
溢流
负
1 =真
1 =结果为零
1 = DISABLE
1 =真
1 = BRK
1 =真
1 = NEG
图1： 6502的CPU寄存器和状态标志
5
QQ：2881677436 复制
