添加收藏夹  设为首页  深圳服务热线：13751165337  13692101218
Pdf资料  |  热门库存  |  IC详细资料  |  网站地图
IC供应 PDF资料 非IC供应
51电子网联系电话：13751165337
首页
供应信息
求购信息
非IC专区
技术资料
电子资讯
招聘中心
会展信息 51旺铺 会员中心
位置：首页 > IC型号导航 > 首字符N型号页 > 首字符N的型号第422页 > NT256S64V8HC0G-75B
NT256S64V8HC0G
256MB ： 32M ×64
UNBUFFERED SDRAM模块
32Mx64位二进制银行无缓冲SDRAM模块
基于16Mx8 ， 4Banks ， 4K刷新， 3.3V同步DRAM与SPD
特点
l
l
168针无缓冲8字节双列直插式内存模块
针对PC133应用
- 时钟频率： 133MHz的
- 时钟周期： 7.5ns
- 时钟评估时间： 5.4ns
l
l
l
l
l
l
l
l
输入和输出是LVTTL （ 3.3V ）兼容
3.3V单电源
±
0.3V电源
单脉冲RAS接口
SDRAM的有4个内部银行
模块有2个物理BANK
完全同步的时钟上升沿
数据掩码字节读/写控制
自动刷新（ CBR）和自刷新
l
l
l
l
l
l
l
自动和控制预充电命令
可编程操作：
- CAS延迟： 2,3
- 突发类型：顺序或交织
- 突发长度： 1 ， 2 ， 4 ， 8
- 操作：突发读写或多个突发读取与
单写
挂起模式和掉电模式
分布在64毫秒刷新4096次
金触点
在TSOP II型封装的SDRAM
串行存在检测与写保护
描述
NT256S64V8HC0G是无缓冲的168针同步DRAM双列直插式内存模块（DIMM ），该组织为32Mx64
高速存储器阵列和被配置为两个16M ×64物理银行。在DIMM用于400mil TSOP II 16 16Mx8的SDRAM
包装，老少皆宜。在DIMM通过采用预取/管道混合结构可实现高达133MHz的高速数据传输率即
支持JEDEC 1N规则，同时允许非常低的突发功率。
所有的控制，地址和数据的输入/输出电路与所述外部提供的时钟输入的上升沿同步。
所有的输入被采样在每个外部提供的时钟（ CK0 - CK3 ）的正边缘。内部工作模式由组合定义
of
RAS
,
CAS
,
WE
,
S0
-
S3
， DQMB和CKE0 - CKE1信号。指令译码器启动所需的时序为每个操作。一
14位地址总线上接受一个行/列多路安排的地址信息。
之前的任何访问操作，
CAS
延迟，突发类型，突发长度和突发式操作必须写入DIMM的
地址输入A0 -A9的模式寄存器设置循环过程中。在DIMM采用串行存在检测通过串行EEPROM使用实施
两针IIC协议。第128字节的串行数据的PD ，所用的DIMM的制造商。最后的128个字节是可用的
客户。
订购信息
速度
产品型号
兆赫。
143MHz
NT256S64V8HC0G-7K
133MHz
133MHz
NT256S64V8HC0G-75B
100MHz
125MHz
NT256S64V8HC0G-8B
100MHz
* CL = CAS延迟
2
2
2
2
3
2
3
2
3
2
3
2
3
2
3
32Mx64
金
3.3V
CL
3
吨RCD
3
吨RP
3
组织
LEADS
动力
初步
10
/ 2001
1
南亚科技股份有限公司保留更改产品和规格，恕不另行通知。
南亚科技股份有限公司。
NT256S64V8HC0G
256MB ： 32M ×64
UNBUFFERED SDRAM模块
引脚说明
CK0 ， CK1
CK2 ， CK3
CKE0 CKE1
时钟输入
时钟使能
行地址选通
列地址选通
写使能
芯片选择
地址输入
地址输入/ Autoprecharge
SDRAM行地址输入
DQ0-DQ63
CB0-CB7
DQMB0-DQMB7
V
DD
V
SS
NC
SCL
SDA
SA0-2
WP
数据输入/输出
校验位的数据输入/输出
数据屏蔽
电源（ 3.3V ）
地
无连接
串行存在检测时钟输入
串行存在检测数据输入/输出
串行存在检测地址输入
串行存在检测写保护输入
RAS
CAS
WE
S0
,
S1
,
S2
,
S3
A0-A9, A11
A10 / AP
BA0 ， BA1
引脚
针
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
前
V
SS
DQ0
DQ1
DQ2
DQ3
V
DD
DQ4
DQ5
DQ6
DQ7
DQ8
V
SS
DQ9
DQ10
DQ11
DQ12
DQ13
V
DD
DQ14
DQ15
CB0
CB1
V
SS
NC
NC
V
DD
针
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
后
V
SS
DQ32
DQ33
DQ34
DQ35
V
DD
DQ36
DQ37
DQ38
DQ39
DQ40
V
SS
DQ41
DQ42
DQ43
DQ44
DQ45
V
DD
DQ46
DQ47
CB4
CB5
V
SS
NC
NC
V
DD
针
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
前
DQMB1
针
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
后
DQMB5
针
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
前
DQ18
DQ19
V
DD
DQ20
NC
NC
CKE1*
V
SS
DQ21
DQ22
DQ23
V
SS
DQ24
DQ25
DQ26
DQ27
V
DD
DQ28
DQ29
DQ30
DQ31
V
SS
CK2
NC
WP
SDA
SCL
V
DD
针
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
后
DQ50
DQ51
V
DD
DQ52
NC
NC
NC
V
SS
DQ53
DQ54
DQ55
V
SS
DQ56
DQ57
DQ58
DQ59
V
DD
DQ60
DQ61
DQ62
DQ63
V
SS
CK3
NC
SA0
SA1
SA2
V
DD
S0
NC
V
SS
A0
A2
A4
A6
A8
A10/AP
BA1
V
DD
V
DD
CK0
V
SS
NC
S1
RAS
V
SS
A1
A3
A5
A7
A9
BA0
A11
V
DD
CK1
NC
V
SS
CKE0
S2
DQMB2
DQMB3
NC
V
DD
NC
NC
CB2
CB3
V
SS
DQ16
DQ17
S3
DQMB6
DQMB7
NC
V
DD
NC
NC
CB6
CB7
V
SS
DQ48
DQ49
WE
DQMB0
CAS
DQMB4
注：所有的引脚分配是所有8个字节的无缓冲的版本是一致的。
* CKE1端接一个10K欧姆的上拉电阻。
初步
10
/ 2001
2
南亚科技股份有限公司保留更改产品和规格，恕不另行通知。
南亚科技股份有限公司。
NT256S64V8HC0G
256MB ： 32M ×64
UNBUFFERED SDRAM模块
SDRAM DIMM框图
（ 2行， 16Mx8的SDRAM ）
S0
DQMB0
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQMB1
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
DQM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
D1
DQM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
D9
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
DQM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
D0
S1
DQM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
D8
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DQMB5
DQM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
D5
DQM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
D13
DQMB4
DQM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
D4
DQM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
D12
S2
S3
DQMB2
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DQMB3
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
DQM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
D3
DQM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
D11
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
DQM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
D2
DQM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
D10
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DQMB7
DQM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
D7
DQM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
D15
DQMB6
DQM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
D6
DQM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
D14
注：精确DQ线可能与上面所示
CK0
CK1
CK2
CK3
A0 - A11
BA0
BA1
RAS
CAS
CKE0
WE
CLK ： SDRAM的D0 -D1 ， D4 - D5 ， 3.3pF帽
CLK ： SDRAM的D8 - D9 ， D12 - D13 ， 3.3pF帽
CLK ： SDRAM的D2 - D3 ， D6 D7 ， 3.3pF帽
CLK ： SDRAM的D10 - D11 ， D14 -D15 ， 3.3pF帽
A0 - A11 ： SDRAM的D0 - D15
A13 / BS0 ： SDRAM的D0 - D15
A12 / BS1 ： SDRAM的D0 - D15
RAS ： SDRAM的D0 D15
CAS ： SDRAM的D0 D15
CKE ： SDRAM的D0 D7
WE： SDRAM的D0 D15
CKE1
VDD
.33uF
VSS
0.1 uF的
D0 - D15
串行PD
SCL
WP
47K
A0
SA0
A1
SA1
A2
SA2
SDA
VDD
10K
CKE ： SDRAM的D8- D15
D0 - D15
*所有的电阻值为10欧姆，除了如图所示。
初步
10
/ 2001
3
南亚科技股份有限公司保留更改产品和规格，恕不另行通知。
南亚科技股份有限公司。
NT256S64V8HC0G
256MB ： 32M ×64
UNBUFFERED SDRAM模块
输入/输出功能描述
符号
CK0 ， CK2
TYPE
输入
信号
脉冲
极性
积极
EDGE
活跃
CKE0
输入
水平
高
活跃
其相关的时钟。
激活SDRAM CK0和CK2信号高电平时，并停用它们时低。
通过取消激活时钟， CKE0低启动省电模式，待机模式，或
自刷新模式。
使相关的SDRAM命令解码器时低，禁用
命令解码器高时。当指令译码器被禁用，新的命令
低
活跃
被忽略，但以前的行动仍在继续。
当在时钟的正上升沿采样，
RAS
,
CAS
,
WE
定义
操作以由SDRAM中执行。
选择其中SDRAM银行是活跃的。
在一个银行激活指令周期， A0 -A11定义的行地址（ RA0 - RA11 ）
当在时钟上升沿采样。
在读或写命令周期中， A0- A8定义的列地址（ CA0 - CA9 ）
A0 - A9
A10/AP
A11
输入
水平
-
当在时钟上升沿采样。除了列地址， AP是用来
调用autoprecharge操作在突发读或写周期的结束。如果AP处于高，
autoprecharge选择和BA0 / BA1定义银行进行预充电。如果AP处于低电平，
autoprecharge被禁用。
在一个预充电命令周期， AP的结合使用BA0 / BA1来控制
哪家银行（县）预充电。如果AP是所有高4银行将不管预充电
BA0 / BA1的状态。如果AP处于低电平，则BA0 / BA1被用于哪个银行定义到
预充电。
DQ0 - DQ63 ，
CB0 - CB7
输入
水平
/输出
-
数据和校验位输入/输出引脚相同的方式进行操作的常规
DRAM的。
数据输入/输出的掩码会将DQ缓冲区处于高阻抗状态时，
活跃
DQMB0 -DQMB7
输入
脉冲
高
采样为高。在读模式， DQM有两个时钟周期的延迟和控制
输出缓冲器等的输出使能。在写模式， DQM具有零延迟，
通过使将要写入的输入数据，如果它是低，但作为一个字节掩码块中的
写操作，如果DQM高。
SA0 - SA2
输入
输入
SDA
/输出
水平
-
水平
-
地址输入。连接在V
DD
或V
SS
系统板上配置
串行存在检测EEPROM地址。
串行数据。用于将数据传输进和移出串行设备的双向信号
检测到EEPROM中。由于SDA信号是漏极开路/集电极开路的EEPROM中，
上拉电阻需要在主板上。
串行时钟。用于时钟的所有串行存在检测数据移入和移出的EEPROM中。
SCL
输入
脉冲
-
由于SCL信号处于“高”状态处于非活动状态，一个上拉电阻器，建议在
系统板。
活跃
WP
输入
水平
高
V
DD
, V
SS
供应
硬件写保护。当WP活跃，写入EEPROM阵列被禁止。
在DIMM ，该输入连接到EEPROM写保护输入，也绑
接地通过一个47K欧姆的下拉电阻。
电源线和地线的模块。
功能
系统时钟输入。所有的SDRAM的输入的采样上的上升沿
S0
,
S2
输入
脉冲
RAS
,
CAS
,
WE
BA0 ， BA1
输入
脉冲
低
输入
水平
-
初步
10
/ 2001
4
南亚科技股份有限公司保留更改产品和规格，恕不另行通知。
南亚科技股份有限公司。
NT256S64V8HC0G
256MB ： 32M ×64
UNBUFFERED SDRAM模块
绝对最大额定值
符号
V
DD
V
IN
V
OUT
T
A
T
英镑
P
D
I
OUT
参数
电源电压
输入电压
输出电压
工作温度（环境）
储存温度
功耗
短路输出电流
等级
-0.3到+4.6
-0.3到V
DD
+0.3
-0.3到V
DD
+0.3
0至+70
-55到+125
6.9
50
V
1
单位
笔记
°C
°C
W
mA
1
1
1
1
1.1 。应力大于下"Absolute最大Ratings"可能会对设备造成永久性损坏。
这是一个额定值，器件运行在超过或任何其他条件，在操作说明
本规范的部分将得不到保证。暴露在绝对最大额定值条件下工作会影响可靠性。
建议的直流工作条件
(T
A
= 0至70
°C)
等级
符号
V
DD
V
IH
V
IL
V
OH
V
OL
I
IL
1.
2.
3.
电源电压
输入高电压
输入低电压
输出高电压
输出低电压
输入漏电流
参数
分钟。
3.0
2.0
-0.3
2.4
-
-10
典型值。
3.3
-
-
-
-
-
马克斯。
3.6
V
DD
+ 0.3
0.8
-
0.4
10
V
V
V
V
V
uA
1
1,2
1,3
单位
笔记
参考V所有电压
SS
.
V
IH
（MAX） = V
DD
/ V
DDQ
+ 1.2V的脉冲宽度
≤
5ns
V
IL
（分钟） = V
SS
/ V
SSQ
- 1.2V的脉冲宽度
≤
为5ns 。
电容
(T
A
=25
°C
， F = 1MHz时， V
DD
=3.3 ± 0.3V)
符号
C
I1
C
I2
C
I3
C
I4
C
I5
C
I6
C
IO1
C
IO2
参数
输入电容（ A0 -A9 ， A10 / AP ， A11 ， BA0 ， BA1 ，
RAS
,
CAS
,
WE
)
输入电容（ CKE0 ）
输入电容（
S0
-
S2
)
输入电容（ CK0 - CK3 ）
输入电容（ DQMB0 - DQMB7 ）
输入电容（ SA0 - SA2 ， SCL ， WP ）
输入/输出电容（ DQ0 - DQ63 ， CB0 - CB7 ）
输入/输出电容（ SDA ）
马克斯。
104
54
30
40
17
9
17
11
pF
单位
DC输出负载电路
3.3 V
1200欧
产量
50 pF的
870欧姆
VOH （ DC ） = 2.4V ， IOH = -2mA
VOL （ DC ） = 0.4V ， IOL = -2mA
初步
10
/ 2001
5
南亚科技股份有限公司保留更改产品和规格，恕不另行通知。
南亚科技股份有限公司。
NT256S64V8HC0G
256MB ： 32M ×64
UNBUFFERED SDRAM模块
32Mx64位二进制银行无缓冲SDRAM模块
基于16Mx8 ， 4Banks ， 4K刷新， 3.3V同步DRAM与SPD
特点
l
l
168针无缓冲8字节双列直插式内存模块
针对PC133应用
- 时钟频率： 133MHz的
- 时钟周期： 7.5ns
- 时钟评估时间： 5.4ns
l
l
l
l
l
l
l
l
输入和输出是LVTTL （ 3.3V ）兼容
3.3V单电源
±
0.3V电源
单脉冲RAS接口
SDRAM的有4个内部银行
模块有2个物理BANK
完全同步的时钟上升沿
数据掩码字节读/写控制
自动刷新（ CBR）和自刷新
l
l
l
l
l
l
l
自动和控制预充电命令
可编程操作：
- CAS延迟： 2,3
- 突发类型：顺序或交织
- 突发长度： 1 ， 2 ， 4 ， 8
- 操作：突发读写或多个突发读取与
单写
挂起模式和掉电模式
分布在64毫秒刷新4096次
金触点
在TSOP II型封装的SDRAM
串行存在检测与写保护
描述
NT256S64V8HC0G是无缓冲的168针同步DRAM双列直插式内存模块（DIMM ），该组织为32Mx64
高速存储器阵列和被配置为两个16M ×64物理银行。在DIMM用于400mil TSOP II 16 16Mx8的SDRAM
包装，老少皆宜。在DIMM通过采用预取/管道混合结构可实现高达133MHz的高速数据传输率即
支持JEDEC 1N规则，同时允许非常低的突发功率。
所有的控制，地址和数据的输入/输出电路与所述外部提供的时钟输入的上升沿同步。
所有的输入被采样在每个外部提供的时钟（ CK0 - CK3 ）的正边缘。内部工作模式由组合定义
of
RAS
,
CAS
,
WE
,
S0
-
S3
， DQMB和CKE0 - CKE1信号。指令译码器启动所需的时序为每个操作。一
14位地址总线上接受一个行/列多路安排的地址信息。
之前的任何访问操作，
CAS
延迟，突发类型，突发长度和突发式操作必须写入DIMM的
地址输入A0 -A9的模式寄存器设置循环过程中。在DIMM采用串行存在检测通过串行EEPROM使用实施
两针IIC协议。第128字节的串行数据的PD ，所用的DIMM的制造商。最后的128个字节是可用的
客户。
订购信息
速度
产品型号
兆赫。
143MHz
NT256S64V8HC0G-7K
133MHz
133MHz
NT256S64V8HC0G-75B
100MHz
125MHz
NT256S64V8HC0G-8B
100MHz
* CL = CAS延迟
2
2
2
2
3
2
3
2
3
2
3
2
3
2
3
32Mx64
金
3.3V
CL
3
吨RCD
3
吨RP
3
组织
LEADS
动力
初步
10
/ 2001
1
南亚科技股份有限公司保留更改产品和规格，恕不另行通知。
南亚科技股份有限公司。
NT256S64V8HC0G
256MB ： 32M ×64
UNBUFFERED SDRAM模块
引脚说明
CK0 ， CK1
CK2 ， CK3
CKE0 CKE1
时钟输入
时钟使能
行地址选通
列地址选通
写使能
芯片选择
地址输入
地址输入/ Autoprecharge
SDRAM行地址输入
DQ0-DQ63
CB0-CB7
DQMB0-DQMB7
V
DD
V
SS
NC
SCL
SDA
SA0-2
WP
数据输入/输出
校验位的数据输入/输出
数据屏蔽
电源（ 3.3V ）
地
无连接
串行存在检测时钟输入
串行存在检测数据输入/输出
串行存在检测地址输入
串行存在检测写保护输入
RAS
CAS
WE
S0
,
S1
,
S2
,
S3
A0-A9, A11
A10 / AP
BA0 ， BA1
引脚
针
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
前
V
SS
DQ0
DQ1
DQ2
DQ3
V
DD
DQ4
DQ5
DQ6
DQ7
DQ8
V
SS
DQ9
DQ10
DQ11
DQ12
DQ13
V
DD
DQ14
DQ15
CB0
CB1
V
SS
NC
NC
V
DD
针
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
后
V
SS
DQ32
DQ33
DQ34
DQ35
V
DD
DQ36
DQ37
DQ38
DQ39
DQ40
V
SS
DQ41
DQ42
DQ43
DQ44
DQ45
V
DD
DQ46
DQ47
CB4
CB5
V
SS
NC
NC
V
DD
针
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
前
DQMB1
针
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
后
DQMB5
针
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
前
DQ18
DQ19
V
DD
DQ20
NC
NC
CKE1*
V
SS
DQ21
DQ22
DQ23
V
SS
DQ24
DQ25
DQ26
DQ27
V
DD
DQ28
DQ29
DQ30
DQ31
V
SS
CK2
NC
WP
SDA
SCL
V
DD
针
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
后
DQ50
DQ51
V
DD
DQ52
NC
NC
NC
V
SS
DQ53
DQ54
DQ55
V
SS
DQ56
DQ57
DQ58
DQ59
V
DD
DQ60
DQ61
DQ62
DQ63
V
SS
CK3
NC
SA0
SA1
SA2
V
DD
S0
NC
V
SS
A0
A2
A4
A6
A8
A10/AP
BA1
V
DD
V
DD
CK0
V
SS
NC
S1
RAS
V
SS
A1
A3
A5
A7
A9
BA0
A11
V
DD
CK1
NC
V
SS
CKE0
S2
DQMB2
DQMB3
NC
V
DD
NC
NC
CB2
CB3
V
SS
DQ16
DQ17
S3
DQMB6
DQMB7
NC
V
DD
NC
NC
CB6
CB7
V
SS
DQ48
DQ49
WE
DQMB0
CAS
DQMB4
注：所有的引脚分配是所有8个字节的无缓冲的版本是一致的。
* CKE1端接一个10K欧姆的上拉电阻。
初步
10
/ 2001
2
南亚科技股份有限公司保留更改产品和规格，恕不另行通知。
南亚科技股份有限公司。
NT256S64V8HC0G
256MB ： 32M ×64
UNBUFFERED SDRAM模块
SDRAM DIMM框图
（ 2行， 16Mx8的SDRAM ）
S0
DQMB0
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQMB1
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
DQM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
D1
DQM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
D9
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
DQM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
D0
S1
DQM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
D8
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DQMB5
DQM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
D5
DQM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
D13
DQMB4
DQM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
D4
DQM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
D12
S2
S3
DQMB2
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DQMB3
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
DQM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
D3
DQM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
D11
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
DQM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
D2
DQM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
D10
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DQMB7
DQM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
D7
DQM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
D15
DQMB6
DQM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
D6
DQM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
D14
注：精确DQ线可能与上面所示
CK0
CK1
CK2
CK3
A0 - A11
BA0
BA1
RAS
CAS
CKE0
WE
CLK ： SDRAM的D0 -D1 ， D4 - D5 ， 3.3pF帽
CLK ： SDRAM的D8 - D9 ， D12 - D13 ， 3.3pF帽
CLK ： SDRAM的D2 - D3 ， D6 D7 ， 3.3pF帽
CLK ： SDRAM的D10 - D11 ， D14 -D15 ， 3.3pF帽
A0 - A11 ： SDRAM的D0 - D15
A13 / BS0 ： SDRAM的D0 - D15
A12 / BS1 ： SDRAM的D0 - D15
RAS ： SDRAM的D0 D15
CAS ： SDRAM的D0 D15
CKE ： SDRAM的D0 D7
WE： SDRAM的D0 D15
CKE1
VDD
.33uF
VSS
0.1 uF的
D0 - D15
串行PD
SCL
WP
47K
A0
SA0
A1
SA1
A2
SA2
SDA
VDD
10K
CKE ： SDRAM的D8- D15
D0 - D15
*所有的电阻值为10欧姆，除了如图所示。
初步
10
/ 2001
3
南亚科技股份有限公司保留更改产品和规格，恕不另行通知。
南亚科技股份有限公司。
NT256S64V8HC0G
256MB ： 32M ×64
UNBUFFERED SDRAM模块
输入/输出功能描述
符号
CK0 ， CK2
TYPE
输入
信号
脉冲
极性
积极
EDGE
活跃
CKE0
输入
水平
高
活跃
其相关的时钟。
激活SDRAM CK0和CK2信号高电平时，并停用它们时低。
通过取消激活时钟， CKE0低启动省电模式，待机模式，或
自刷新模式。
使相关的SDRAM命令解码器时低，禁用
命令解码器高时。当指令译码器被禁用，新的命令
低
活跃
被忽略，但以前的行动仍在继续。
当在时钟的正上升沿采样，
RAS
,
CAS
,
WE
定义
操作以由SDRAM中执行。
选择其中SDRAM银行是活跃的。
在一个银行激活指令周期， A0 -A11定义的行地址（ RA0 - RA11 ）
当在时钟上升沿采样。
在读或写命令周期中， A0- A8定义的列地址（ CA0 - CA9 ）
A0 - A9
A10/AP
A11
输入
水平
-
当在时钟上升沿采样。除了列地址， AP是用来
调用autoprecharge操作在突发读或写周期的结束。如果AP处于高，
autoprecharge选择和BA0 / BA1定义银行进行预充电。如果AP处于低电平，
autoprecharge被禁用。
在一个预充电命令周期， AP的结合使用BA0 / BA1来控制
哪家银行（县）预充电。如果AP是所有高4银行将不管预充电
BA0 / BA1的状态。如果AP处于低电平，则BA0 / BA1被用于哪个银行定义到
预充电。
DQ0 - DQ63 ，
CB0 - CB7
输入
水平
/输出
-
数据和校验位输入/输出引脚相同的方式进行操作的常规
DRAM的。
数据输入/输出的掩码会将DQ缓冲区处于高阻抗状态时，
活跃
DQMB0 -DQMB7
输入
脉冲
高
采样为高。在读模式， DQM有两个时钟周期的延迟和控制
输出缓冲器等的输出使能。在写模式， DQM具有零延迟，
通过使将要写入的输入数据，如果它是低，但作为一个字节掩码块中的
写操作，如果DQM高。
SA0 - SA2
输入
输入
SDA
/输出
水平
-
水平
-
地址输入。连接在V
DD
或V
SS
系统板上配置
串行存在检测EEPROM地址。
串行数据。用于将数据传输进和移出串行设备的双向信号
检测到EEPROM中。由于SDA信号是漏极开路/集电极开路的EEPROM中，
上拉电阻需要在主板上。
串行时钟。用于时钟的所有串行存在检测数据移入和移出的EEPROM中。
SCL
输入
脉冲
-
由于SCL信号处于“高”状态处于非活动状态，一个上拉电阻器，建议在
系统板。
活跃
WP
输入
水平
高
V
DD
, V
SS
供应
硬件写保护。当WP活跃，写入EEPROM阵列被禁止。
在DIMM ，该输入连接到EEPROM写保护输入，也绑
接地通过一个47K欧姆的下拉电阻。
电源线和地线的模块。
功能
系统时钟输入。所有的SDRAM的输入的采样上的上升沿
S0
,
S2
输入
脉冲
RAS
,
CAS
,
WE
BA0 ， BA1
输入
脉冲
低
输入
水平
-
初步
10
/ 2001
4
南亚科技股份有限公司保留更改产品和规格，恕不另行通知。
南亚科技股份有限公司。
NT256S64V8HC0G
256MB ： 32M ×64
UNBUFFERED SDRAM模块
绝对最大额定值
符号
V
DD
V
IN
V
OUT
T
A
T
英镑
P
D
I
OUT
参数
电源电压
输入电压
输出电压
工作温度（环境）
储存温度
功耗
短路输出电流
等级
-0.3到+4.6
-0.3到V
DD
+0.3
-0.3到V
DD
+0.3
0至+70
-55到+125
6.9
50
V
1
单位
笔记
°C
°C
W
mA
1
1
1
1
1.1 。应力大于下"Absolute最大Ratings"可能会对设备造成永久性损坏。
这是一个额定值，器件运行在超过或任何其他条件，在操作说明
本规范的部分将得不到保证。暴露在绝对最大额定值条件下工作会影响可靠性。
建议的直流工作条件
(T
A
= 0至70
°C)
等级
符号
V
DD
V
IH
V
IL
V
OH
V
OL
I
IL
1.
2.
3.
电源电压
输入高电压
输入低电压
输出高电压
输出低电压
输入漏电流
参数
分钟。
3.0
2.0
-0.3
2.4
-
-10
典型值。
3.3
-
-
-
-
-
马克斯。
3.6
V
DD
+ 0.3
0.8
-
0.4
10
V
V
V
V
V
uA
1
1,2
1,3
单位
笔记
参考V所有电压
SS
.
V
IH
（MAX） = V
DD
/ V
DDQ
+ 1.2V的脉冲宽度
≤
5ns
V
IL
（分钟） = V
SS
/ V
SSQ
- 1.2V的脉冲宽度
≤
为5ns 。
电容
(T
A
=25
°C
， F = 1MHz时， V
DD
=3.3 ± 0.3V)
符号
C
I1
C
I2
C
I3
C
I4
C
I5
C
I6
C
IO1
C
IO2
参数
输入电容（ A0 -A9 ， A10 / AP ， A11 ， BA0 ， BA1 ，
RAS
,
CAS
,
WE
)
输入电容（ CKE0 ）
输入电容（
S0
-
S2
)
输入电容（ CK0 - CK3 ）
输入电容（ DQMB0 - DQMB7 ）
输入电容（ SA0 - SA2 ， SCL ， WP ）
输入/输出电容（ DQ0 - DQ63 ， CB0 - CB7 ）
输入/输出电容（ SDA ）
马克斯。
104
54
30
40
17
9
17
11
pF
单位
DC输出负载电路
3.3 V
1200欧
产量
50 pF的
870欧姆
VOH （ DC ） = 2.4V ， IOH = -2mA
VOL （ DC ） = 0.4V ， IOL = -2mA
初步
10
/ 2001
5
南亚科技股份有限公司保留更改产品和规格，恕不另行通知。
南亚科技股份有限公司。
NT256S64V8HC0G
256MB ： 32M ×64
UNBUFFERED SDRAM模块
32Mx64位二进制银行无缓冲SDRAM模块
基于16Mx8 ， 4Banks ， 4K刷新， 3.3V同步DRAM与SPD
特点
l
l
168针无缓冲8字节双列直插式内存模块
针对PC133应用
- 时钟频率： 133MHz的
- 时钟周期： 7.5ns
- 时钟评估时间： 5.4ns
l
l
l
l
l
l
l
l
输入和输出是LVTTL （ 3.3V ）兼容
3.3V单电源
±
0.3V电源
单脉冲RAS接口
SDRAM的有4个内部银行
模块有2个物理BANK
完全同步的时钟上升沿
数据掩码字节读/写控制
自动刷新（ CBR）和自刷新
l
l
l
l
l
l
l
自动和控制预充电命令
可编程操作：
- CAS延迟： 2,3
- 突发类型：顺序或交织
- 突发长度： 1 ， 2 ， 4 ， 8
- 操作：突发读写或多个突发读取与
单写
挂起模式和掉电模式
分布在64毫秒刷新4096次
金触点
在TSOP II型封装的SDRAM
串行存在检测与写保护
描述
NT256S64V8HC0G是无缓冲的168针同步DRAM双列直插式内存模块（DIMM ），该组织为32Mx64
高速存储器阵列和被配置为两个16M ×64物理银行。在DIMM用于400mil TSOP II 16 16Mx8的SDRAM
包装，老少皆宜。在DIMM通过采用预取/管道混合结构可实现高达133MHz的高速数据传输率即
支持JEDEC 1N规则，同时允许非常低的突发功率。
所有的控制，地址和数据的输入/输出电路与所述外部提供的时钟输入的上升沿同步。
所有的输入被采样在每个外部提供的时钟（ CK0 - CK3 ）的正边缘。内部工作模式由组合定义
of
RAS
,
CAS
,
WE
,
S0
-
S3
， DQMB和CKE0 - CKE1信号。指令译码器启动所需的时序为每个操作。一
14位地址总线上接受一个行/列多路安排的地址信息。
之前的任何访问操作，
CAS
延迟，突发类型，突发长度和突发式操作必须写入DIMM的
地址输入A0 -A9的模式寄存器设置循环过程中。在DIMM采用串行存在检测通过串行EEPROM使用实施
两针IIC协议。第128字节的串行数据的PD ，所用的DIMM的制造商。最后的128个字节是可用的
客户。
订购信息
速度
产品型号
兆赫。
143MHz
NT256S64V8HC0G-7K
133MHz
133MHz
NT256S64V8HC0G-75B
100MHz
125MHz
NT256S64V8HC0G-8B
100MHz
* CL = CAS延迟
2
2
2
2
3
2
3
2
3
2
3
2
3
2
3
32Mx64
金
3.3V
CL
3
吨RCD
3
吨RP
3
组织
LEADS
动力
初步
10
/ 2001
1
南亚科技股份有限公司保留更改产品和规格，恕不另行通知。
南亚科技股份有限公司。
NT256S64V8HC0G
256MB ： 32M ×64
UNBUFFERED SDRAM模块
引脚说明
CK0 ， CK1
CK2 ， CK3
CKE0 CKE1
时钟输入
时钟使能
行地址选通
列地址选通
写使能
芯片选择
地址输入
地址输入/ Autoprecharge
SDRAM行地址输入
DQ0-DQ63
CB0-CB7
DQMB0-DQMB7
V
DD
V
SS
NC
SCL
SDA
SA0-2
WP
数据输入/输出
校验位的数据输入/输出
数据屏蔽
电源（ 3.3V ）
地
无连接
串行存在检测时钟输入
串行存在检测数据输入/输出
串行存在检测地址输入
串行存在检测写保护输入
RAS
CAS
WE
S0
,
S1
,
S2
,
S3
A0-A9, A11
A10 / AP
BA0 ， BA1
引脚
针
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
前
V
SS
DQ0
DQ1
DQ2
DQ3
V
DD
DQ4
DQ5
DQ6
DQ7
DQ8
V
SS
DQ9
DQ10
DQ11
DQ12
DQ13
V
DD
DQ14
DQ15
CB0
CB1
V
SS
NC
NC
V
DD
针
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
后
V
SS
DQ32
DQ33
DQ34
DQ35
V
DD
DQ36
DQ37
DQ38
DQ39
DQ40
V
SS
DQ41
DQ42
DQ43
DQ44
DQ45
V
DD
DQ46
DQ47
CB4
CB5
V
SS
NC
NC
V
DD
针
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
前
DQMB1
针
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
后
DQMB5
针
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
前
DQ18
DQ19
V
DD
DQ20
NC
NC
CKE1*
V
SS
DQ21
DQ22
DQ23
V
SS
DQ24
DQ25
DQ26
DQ27
V
DD
DQ28
DQ29
DQ30
DQ31
V
SS
CK2
NC
WP
SDA
SCL
V
DD
针
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
165
166
167
168
后
DQ50
DQ51
V
DD
DQ52
NC
NC
NC
V
SS
DQ53
DQ54
DQ55
V
SS
DQ56
DQ57
DQ58
DQ59
V
DD
DQ60
DQ61
DQ62
DQ63
V
SS
CK3
NC
SA0
SA1
SA2
V
DD
S0
NC
V
SS
A0
A2
A4
A6
A8
A10/AP
BA1
V
DD
V
DD
CK0
V
SS
NC
S1
RAS
V
SS
A1
A3
A5
A7
A9
BA0
A11
V
DD
CK1
NC
V
SS
CKE0
S2
DQMB2
DQMB3
NC
V
DD
NC
NC
CB2
CB3
V
SS
DQ16
DQ17
S3
DQMB6
DQMB7
NC
V
DD
NC
NC
CB6
CB7
V
SS
DQ48
DQ49
WE
DQMB0
CAS
DQMB4
注：所有的引脚分配是所有8个字节的无缓冲的版本是一致的。
* CKE1端接一个10K欧姆的上拉电阻。
初步
10
/ 2001
2
南亚科技股份有限公司保留更改产品和规格，恕不另行通知。
南亚科技股份有限公司。
NT256S64V8HC0G
256MB ： 32M ×64
UNBUFFERED SDRAM模块
SDRAM DIMM框图
（ 2行， 16Mx8的SDRAM ）
S0
DQMB0
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQMB1
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
DQM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
D1
DQM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
D9
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
DQM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
D0
S1
DQM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
D8
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DQMB5
DQM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
D5
DQM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
D13
DQMB4
DQM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
D4
DQM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
D12
S2
S3
DQMB2
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DQMB3
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
DQM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
D3
DQM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
D11
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
DQM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
D2
DQM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
D10
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DQMB7
DQM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
D7
DQM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
D15
DQMB6
DQM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
D6
DQM
I / O 0
I / O 1
I / O 2
I / O 3
I / O 4
I / O 5
I / O 6
I / O 7
CS
D14
注：精确DQ线可能与上面所示
CK0
CK1
CK2
CK3
A0 - A11
BA0
BA1
RAS
CAS
CKE0
WE
CLK ： SDRAM的D0 -D1 ， D4 - D5 ， 3.3pF帽
CLK ： SDRAM的D8 - D9 ， D12 - D13 ， 3.3pF帽
CLK ： SDRAM的D2 - D3 ， D6 D7 ， 3.3pF帽
CLK ： SDRAM的D10 - D11 ， D14 -D15 ， 3.3pF帽
A0 - A11 ： SDRAM的D0 - D15
A13 / BS0 ： SDRAM的D0 - D15
A12 / BS1 ： SDRAM的D0 - D15
RAS ： SDRAM的D0 D15
CAS ： SDRAM的D0 D15
CKE ： SDRAM的D0 D7
WE： SDRAM的D0 D15
CKE1
VDD
.33uF
VSS
0.1 uF的
D0 - D15
串行PD
SCL
WP
47K
A0
SA0
A1
SA1
A2
SA2
SDA
VDD
10K
CKE ： SDRAM的D8- D15
D0 - D15
*所有的电阻值为10欧姆，除了如图所示。
初步
10
/ 2001
3
南亚科技股份有限公司保留更改产品和规格，恕不另行通知。
南亚科技股份有限公司。
NT256S64V8HC0G
256MB ： 32M ×64
UNBUFFERED SDRAM模块
输入/输出功能描述
符号
CK0 ， CK2
TYPE
输入
信号
脉冲
极性
积极
EDGE
活跃
CKE0
输入
水平
高
活跃
其相关的时钟。
激活SDRAM CK0和CK2信号高电平时，并停用它们时低。
通过取消激活时钟， CKE0低启动省电模式，待机模式，或
自刷新模式。
使相关的SDRAM命令解码器时低，禁用
命令解码器高时。当指令译码器被禁用，新的命令
低
活跃
被忽略，但以前的行动仍在继续。
当在时钟的正上升沿采样，
RAS
,
CAS
,
WE
定义
操作以由SDRAM中执行。
选择其中SDRAM银行是活跃的。
在一个银行激活指令周期， A0 -A11定义的行地址（ RA0 - RA11 ）
当在时钟上升沿采样。
在读或写命令周期中， A0- A8定义的列地址（ CA0 - CA9 ）
A0 - A9
A10/AP
A11
输入
水平
-
当在时钟上升沿采样。除了列地址， AP是用来
调用autoprecharge操作在突发读或写周期的结束。如果AP处于高，
autoprecharge选择和BA0 / BA1定义银行进行预充电。如果AP处于低电平，
autoprecharge被禁用。
在一个预充电命令周期， AP的结合使用BA0 / BA1来控制
哪家银行（县）预充电。如果AP是所有高4银行将不管预充电
BA0 / BA1的状态。如果AP处于低电平，则BA0 / BA1被用于哪个银行定义到
预充电。
DQ0 - DQ63 ，
CB0 - CB7
输入
水平
/输出
-
数据和校验位输入/输出引脚相同的方式进行操作的常规
DRAM的。
数据输入/输出的掩码会将DQ缓冲区处于高阻抗状态时，
活跃
DQMB0 -DQMB7
输入
脉冲
高
采样为高。在读模式， DQM有两个时钟周期的延迟和控制
输出缓冲器等的输出使能。在写模式， DQM具有零延迟，
通过使将要写入的输入数据，如果它是低，但作为一个字节掩码块中的
写操作，如果DQM高。
SA0 - SA2
输入
输入
SDA
/输出
水平
-
水平
-
地址输入。连接在V
DD
或V
SS
系统板上配置
串行存在检测EEPROM地址。
串行数据。用于将数据传输进和移出串行设备的双向信号
检测到EEPROM中。由于SDA信号是漏极开路/集电极开路的EEPROM中，
上拉电阻需要在主板上。
串行时钟。用于时钟的所有串行存在检测数据移入和移出的EEPROM中。
SCL
输入
脉冲
-
由于SCL信号处于“高”状态处于非活动状态，一个上拉电阻器，建议在
系统板。
活跃
WP
输入
水平
高
V
DD
, V
SS
供应
硬件写保护。当WP活跃，写入EEPROM阵列被禁止。
在DIMM ，该输入连接到EEPROM写保护输入，也绑
接地通过一个47K欧姆的下拉电阻。
电源线和地线的模块。
功能
系统时钟输入。所有的SDRAM的输入的采样上的上升沿
S0
,
S2
输入
脉冲
RAS
,
CAS
,
WE
BA0 ， BA1
输入
脉冲
低
输入
水平
-
初步
10
/ 2001
4
南亚科技股份有限公司保留更改产品和规格，恕不另行通知。
南亚科技股份有限公司。
NT256S64V8HC0G
256MB ： 32M ×64
UNBUFFERED SDRAM模块
绝对最大额定值
符号
V
DD
V
IN
V
OUT
T
A
T
英镑
P
D
I
OUT
参数
电源电压
输入电压
输出电压
工作温度（环境）
储存温度
功耗
短路输出电流
等级
-0.3到+4.6
-0.3到V
DD
+0.3
-0.3到V
DD
+0.3
0至+70
-55到+125
6.9
50
V
1
单位
笔记
°C
°C
W
mA
1
1
1
1
1.1 。应力大于下"Absolute最大Ratings"可能会对设备造成永久性损坏。
这是一个额定值，器件运行在超过或任何其他条件，在操作说明
本规范的部分将得不到保证。暴露在绝对最大额定值条件下工作会影响可靠性。
建议的直流工作条件
(T
A
= 0至70
°C)
等级
符号
V
DD
V
IH
V
IL
V
OH
V
OL
I
IL
1.
2.
3.
电源电压
输入高电压
输入低电压
输出高电压
输出低电压
输入漏电流
参数
分钟。
3.0
2.0
-0.3
2.4
-
-10
典型值。
3.3
-
-
-
-
-
马克斯。
3.6
V
DD
+ 0.3
0.8
-
0.4
10
V
V
V
V
V
uA
1
1,2
1,3
单位
笔记
参考V所有电压
SS
.
V
IH
（MAX） = V
DD
/ V
DDQ
+ 1.2V的脉冲宽度
≤
5ns
V
IL
（分钟） = V
SS
/ V
SSQ
- 1.2V的脉冲宽度
≤
为5ns 。
电容
(T
A
=25
°C
， F = 1MHz时， V
DD
=3.3 ± 0.3V)
符号
C
I1
C
I2
C
I3
C
I4
C
I5
C
I6
C
IO1
C
IO2
参数
输入电容（ A0 -A9 ， A10 / AP ， A11 ， BA0 ， BA1 ，
RAS
,
CAS
,
WE
)
输入电容（ CKE0 ）
输入电容（
S0
-
S2
)
输入电容（ CK0 - CK3 ）
输入电容（ DQMB0 - DQMB7 ）
输入电容（ SA0 - SA2 ， SCL ， WP ）
输入/输出电容（ DQ0 - DQ63 ， CB0 - CB7 ）
输入/输出电容（ SDA ）
马克斯。
104
54
30
40
17
9
17
11
pF
单位
DC输出负载电路
3.3 V
1200欧
产量
50 pF的
870欧姆
VOH （ DC ） = 2.4V ， IOH = -2mA
VOL （ DC ） = 0.4V ， IOL = -2mA
初步
10
/ 2001
5
南亚科技股份有限公司保留更改产品和规格，恕不另行通知。
南亚科技股份有限公司。
查看更多NT256S64V8HC0G-75BPDF信息
推荐型号
NM24C03MN
NLC565050T-1R0K-S
NCP1200
N7G24-A0B2EA-10-7WF
NMR106C
NJM2191M
NX8563LB318-BA
NAND256R3A2AV6E
NCP5608
N74F604D-T
NMV1212D
NCHC80C3
NP80N04DHE-S12-AY
NRS686M10
NE555PWRE4
NB100ELT23LDT
NC7WZ04P6X
N08T1630C2BT-55
NCV2931AD-5.0R2
NB3N3011DTG
供货商
型号
厂家
批号
数量
封装
单价/备注
操作
    深圳市壹芯创科技有限公司
    QQ： 点击这里给我发消息 QQ：2880707522 复制 点击这里给我发消息 QQ：2369405325 复制

    电话：0755-82780082
    联系人：杨小姐
    地址：深圳市福田区振兴路156号上步工业区405栋3层

    NT256S64V8HC0G-75B
    -
    -
    -
    -
    终端采购配单精选

    柒号芯城电子商务（深圳）有限公司
    QQ： 点击这里给我发消息 QQ：2881677436 复制 点击这里给我发消息 QQ：2881620402 复制

    电话：18922805453
    联系人：连
    地址：福田区华强北路1019号华强广场D座23楼

    NT256S64V8HC0G-75B
    -
    -
    -
    -
    终端采购配单精选

更多配单专家
GERMANY XIANZHOU GROUP CO., LTD
QQ： 点击这里给我发消息 QQ：5645336 复制
电话：13910052844（微信同步）
联系人：刘先生
地址：北京市海淀区增光路27号院增光佳苑2号楼1单元1102室
NT256S64V8HC0G-75B
√ 欧美㊣品
▲10/11+
9722
贴◆插
【dz37.com】实时报价有图&PDF
查询更多NT256S64V8HC0G-75B供应信息
深圳市碧威特网络技术有限公司
 复制成功！