【NS32CG160-15 NS32CG160-20 NSC32CG160-2532位集成系统处理器初】,IC型号NS32CG160-20,NS32CG160-20 PDF资料,NS32CG160-20经销商,ic,电子元器件-51电子网

NS32CG160-15 NS32CG160-20 NSC32CG160-25

32位集成系统处理器

初步

1992年1月

NS32CG160-15 NS32CG160-20 NSC32CG160-25

32位集成系统处理器

概述

该NS32CG160是一个高度集成硒成员

里斯32000 EP

全国家庭的嵌入式系统

处理器

专为办公成像PE-优化

ripherals

该NS32CG160提供了一个16M字节的线性外AD-

装扮空间和一个16位外部数据总线的中央处理单元

包括一个32位ALU和指令流水线的8字节

预取队列和一个16 ×16位硬件乘法器

集成在同一芯片与CPU上也是一个2信

NEL DMA控制器16函数BitBlt处理单元

（ BPU ） 15级中断控制单元（ ICU）和3个亲

可编程16位定时器

片上硬件乘法器大大提高

乘法指令的性能比它的前辈mak-

荷兰国际集团更是对图形数据的计算，如大纲

字体

该NS32CG160功能可以通过使用扩展

外部浮点单元（ FPU ）的直接接口到

使用从协议的CPU -FPU的NS32CG160

集群功能，高速执行浮点

说明

32位CPU内核的功耗和可编程性

结合在IO外设通常存在于微

控制器使NS32CG160一个理想的单芯片解决方案

化的嵌入式应用

特点

软件与NS32CG16和其他的EM兼容

床系统处理器

32位体系结构和实现

用于图形应用的特殊支持

片上BITBLT处理单元支持非常快

BITBLT操作

18图形指令

对于字体的二进制压缩扩展能力

存储使用RLL编码

放大格局

接口到外部BITBLT处理单元来进行

多个位平面的色彩应用

片上时钟发生器

三个片上可编程16位定时器

两个片上的DMA通道，传输速率高达

8兆字节每秒

片上中断控制单元提供15级的革命制度党，

oritized中断

通过NS32081和NS32181浮点支持

片上硬件乘法器

优化界面，通过大内存阵列

NS32CG821和DP84xx家庭DRAM的控制 -

制器

快速中断服务和任务切换的实时

应用

省电模式

高速CMOS技术

84引脚PLCC封装

框图

TL EE 10752 - 1

TRI- STATE是美国国家半导体公司的注册商标。

嵌入式系统处理器

和32000系列EP

是美国国家半导体公司的商标。

1995年全国半导体公司

TL EE10752

RRD - B30M115印制在U S A

1 0产品介绍

1 NS32CG160特色

2 0架构描述

2 1寄存器集

2 1 1通用寄存器

2 1 2地址寄存器

2 1 3处理器状态寄存器

2 1 4配置寄存器

2 1 5 BITBLT处理单元（ BPU ）寄存器

2 1 6 DMA控制器的寄存器

2 1 7中断控制单元（ ICU ）寄存器

2 1 8位定时寄存器

2 2存储器组织

2 2 1地址映射

2 3模块化软件支持

2 4指令集

2 4 1指令的一般格式

2 4 2寻址模式

2 4 3指令集汇总

2 5图形支持

2 5 1帧缓冲地址

2 5 2 BITBLT基础

2 5 2 1帧缓冲架构

2 5 2 2位对齐

2 5 2 3块边界和目标

口罩

2 5 2 4 BITBLT路线

2 5 2 5 BITBLT变化

2 5 3图形支持说明

2 5 3 1 BITBLT （ BIT对齐块传输）

2 5 3 2图案填充

2 5 3 3数据压缩和膨胀

放大

2 5 3 3 1放大压缩数据

3 0功能说明

3 1指令执行

3 1 1运行状态

3 1 2指令结局

3 1 2 1已完成指令

3 1 2 2暂停指令

3 1 2 3端接说明

3 1 2 4部分完成指令

3 1 3从处理器指令

3 1 3 1从处理器协议

3 1 3 2浮点指令

3 2异常处理

3 2 1异常应答序列

3 2 2从异常服务程序返回

3 2 3可屏蔽中断

3 0功能说明

（续）

3 2 4非屏蔽中断

3 2 5陷阱

3 2 6优异常之间

3 2 7异常应答序列

详细流程

3 2 7 1屏蔽非屏蔽中断

顺序

3 2 7 2 SLAVE ILL SVC DVZ FLG BPT

UND序列陷阱

3 2 7 3跟踪陷阱序列

3 3调试支持

3 3 1指令跟踪

3 4片上外设

3 4 1 BITBLT处理单元（ BPU ）

3 4 1 1 BPU操作

3 4 2的DMA控制器

3 4 2 1的DMA数据传输

3 4 2 2单传送操作

3 4 2 3双缓冲操作

3 4 2 4自动初始化操作

3 4 2 5总线仲裁

3 4 3中断控制单元（ ICU ）

3 4 3 1中断应答处理

3 4 3 2结束-OF-中断处理

3 4 4计时器

3 4 4 1处理器独立模式（模式1）

3 4 4 2外部事件计数器模式（模式2 ）

3 4 4 3输入捕捉模式（模式3 ）

3 5系统接口

3 5 1电源和接地

3 5 2时钟

3 5 3省电模式

3 5 4重置

3 5 5总线周期

3 5 5 1总线状态

3 5 5 2基本的读写周期

3 5 5 3周期延长

3 5 5 4取指令周期

3 5 5 5专用的总线周期

3 5 5 6 BPU总线周期

3 5 5 7 DMA控制器的总线周期

3 5 5 8从处理器的总线周期

3 5 5 9数据访问序列

3 5 5 10总线访问控制

3 5 5 11外部中断请求

3 5 5 12指令状态

（续）

4 0的设备规格

4 1 NS32CG160引脚说明

4 1 1耗材

4 1 2输入信号

4 1 3输出信号

4 1 4输入输出信号

4 2绝对最大额定值

4 3电气特性

4 4开关特性

4 4 1定义

4 4 2计时表

4 4 2 1输出信号的内部传播

延误

4 0的设备规格

（续）

4 4 2 2输入信号的要求

4 4 3时序图

附录A指令格式

附录B指令执行时间

B 1基本和浮点指令

B 1 1方程

B 1 2的表使用注意事项

执行时间TEX基本的B 1 3计算

说明

的执行时间的TEX为乙1 4计算

浮点指令

B 2特殊的图形指令

B 2 1的执行时间计算特别

图形指令

名单插图

CPU框图

NS32CG160内部寄存器

处理器状态寄存器（ PSR ）

配置寄存器（ CFG ）

BPU寄存器地址映射

桶式移位器控制寄存器

右键屏蔽寄存器（ BRM ）

左屏蔽寄存器（ BLM ）

功能选择寄存器（ BFS ）

控制寄存器（ BCNTL ）

BPU计数寄存器（ BC）

DMA控制器的寄存器地址映射

DMA状态寄存器（ STAT ）

DMA中断屏蔽寄存器（ IMSK ）

DMA模式控制寄存器（MODE ）

通道控制寄存器（ CNTL ）

ICU寄存器地址映射

中断向量寄存器（ IVCT ）

定时器寄存器地址映射

定时器控制寄存器（ TCNTL ）

NS32CG160地址映射

NS32CG160运行时环境

一般指令格式

指数字节格式

位移的编码

之间的线性和笛卡尔寻址方式的对应

32像素×32行扫描帧缓冲

重叠BITBLT块

B B说明的格式

BITWT指令格式

EXTBLT指令格式

MOVMPi指令格式

TBITS指令格式

SBITS指令格式

SBITPS指令格式

总线活动的简单BITBLT操作

运行状态

从处理器协议

从处理器状态字

中断调度表

2-1

2-2

2-3

2-4

2-5

2-6

2-7

2-8

2-9

2-10

2-11

2-12

2-13

2-14

2-15

2-16

2-17

2-18

2-19

2-20

2-21

2-22

2-23

2-24

2-25

2-26

2-27

2-28

2-29

2-30

2-31

2-32

2-33

2-34

2-35

3-1

3-2

3-3

3-4

名单插图

（续）

异常应答序列直接异常模式无效

异常应答序列直接异常模式启用

返回从陷阱（ RETT n）的指令流直接异常模式无效

从中断（ RETI ）指令流直接异常模式无效返回

异常处理流程图

服务序列

BPU框图

定时器框图处理器

独立的外部事件计数器模式

定时器框图的输入捕捉模式

连接电源和地

水晶互连30兆赫

水晶互连的40 MHz 50 MHz的

推荐连接复位

上电复位的要求

总复位时序

总线连接

读周期时序

写周期时序

一个读周期周期延长

特殊的总线周期时序

BPU读周期

DMA总线周期时序

从处理器读周期

从处理器写周期

NS32CG160和FPU互连

存储器接口

保持时间总线空闲开始

保持时间总线最初没闲着

中断请求编码逻辑

接线图

输出信号标准规范

输入信号规格标准

读周期

写周期

特殊的总线周期

片内的DMA总线周期

保持应答时序（总线最初并没有闲着）

保持时间（总线空闲最初）

外部DMA控制器的总线周期

从处理器写时序

从处理器读取时序

SPC时机

PFS信号配时

国际劳工组织的信号配时

时钟波形

外部中断请求

TXAn和TXBn输入时序

TXAn输出时序

TXA

浮不浮动时间

上电复位

非上电复位

3-5

3-6

3-7

3-8

3-9

3-10

3-11

3-12

3-13

3-14

3-15

3-16

3-17

3-18

3-19

3-20

3-21

3-22

3-23

3-24

3-25

3-26

3-27

3-28

3-29

3-30

3-31

3-32

3-33

4-1

4-2

4-3

4-4

4-5

4-6

4-7

4-8

4-9

4-10

4-11

4-12

4-13

4-14

4-15

4-16

4-17

4-18

4-19

4-20

4-21

4-22