NS32081-10 NS32081-15浮点单元
1988年7月
NS32081-10 NS32081-15浮点单元
概述
该NS32081浮点单元充当从proc-
ESSOR在美国国家半导体公司的32000系列微
处理器家族它提供了一个高速浮点IN-
对于任何系列32000系列CPU梁支集，而剩下
荷兰国际集团的全双地址体系结构一致的架构设计师用手工
tecture和32000系列的强大的寻址模式
微型处理器系列
特点
Y
Y
Y
Y
Y
Y
Y
八片内数据寄存器
32位和64位的操作
支持IEEE提出的标准二进制浮点
浮点运算任务P754
与NS32016和NS32008直接兼容
NS32032的CPU
高速XMOS
TM
技术
单5V电源
24脚双列直插式封装
框图
TL EE 5234 - 1
TRI -STATE和系列32000顷注册美国国家半导体公司的商标。
XMOS
TM
是美国国家半导体公司的商标。
C
1995年全国半导体公司
TL EE 5234
RRD - B30M105印制在U S A
1 0产品介绍
该NS32081浮点单元（ FPU ）提供高
对于系列32000系列高速浮点运算
并使用国家高速XMOS技制作
术它作为透明expan-从处理器
该系列32000 CPU的基本指令集锡永的
FPU也可以与其他微处理器作为将外围使用
通过使用附加的TTL接口逻辑的ripheral设备
NS32081与IEEE浮点用户资格兼容
垫了其硬件和软件功能的手段
1 1操作数格式
该NS32081 FPU对两个浮点数据
类型单精度（ 32位）和双精度（ 64
位）浮点指令助记符使用后缀F
（浮动）选择单精度数据类型和
后缀L（长浮动）选择双精度数据
TYPE
甲浮点数被分成三个字段，如图
in
图1-1
F字段是表示num-的小数部分
BER在归一化的数字（第111）的二进制点
假定是立即向最显的左侧
F字段中有一个隐含的1位的左侧倾斜位
二进制点因此在F字段表示在该范围内的值
10
s
x
s
20
表1-1样品F场
F字段
000
0
010
0
100
0
110
0
二进制值
1 000
0
1 010
0
1 100
0
1 110
0
十进制值
1 000
0
1 250
0
1 500
0
1 750
0
表1-2试样E场
E场
F字段
所代表的价值
011
110
100
0
1 5
c
2
b
1
e
0 75
011
111
100
0
1 5
c
2
0
e
1 50
100
000
100
0
1 5
c
2
1
e
3 00
E场的两个值不指数11
11显
的NAL保留的操作数（第2 1 3 ） 00
00表象
货物内有多少个零，如果F字段也全部为零其它 -
聪明的它标志着一个保留操作
S位表示操作数的符号是0的位置
略去1负浮点数是先签后换
震级形式，只有在S位补充，
为了改变表示数字的符号
1 1 1规格化数
归一化的数字是可以被表示数
作为浮点操作数，将电子如上所述
现场既不是全零，也不全一
的归一化的数的值可以由派生
公式
(
b
1)
S
c
2
（ E- BIAS）
c
(1
a
F)
归一化的数的范围列于表1-3中
1 1 2零
还有零正面和负面两种表示方法
略去正零具有全零F和E场和S位
零负零还具有全零F和E领域，但以S
位为1
1 1 3保留操作数
所提出的IEEE标准二进制浮点Arith-
metic （任务P754 ）为某些特殊形式的
浮点操作数的NS32081 FPU将这些
形式保留操作数的保留操作数是
u
隐含位
E字段包含一个无符号数，使该双
该数字代表的价值的进制指数
E场被偏置是一个恒定的偏置值必须是分
从E字段值，以获得真实牙牙
李氏指数的偏差值是011
11
2
它或者是127
（单精度）或1023 （双精度），因此，真正的
指数可以为正或负，如图
表1-2
正无穷和负无穷
不是非数字（ NaN）的值
非规格化数
既无限大和NaN值都在那些其电子领域
正常的数字都为零的他们的电子领域，
在他们的F领域的非零值
该NS32081 FPU导致无效操作陷阱（见第
灰2 1 2 2 ） ，如果它接收到，除非一个保留的操作数
操作简单的一招（无需转换）的FPU
不会产生保留的操作数为结果
单精度
31 30
S
1
E
8
23 22
F
23
0
双精度
63 62
S
1
E
11
52 51
F
52
0
图1-1浮点操作数格式
4
1 0产品介绍
（续）
表1-3规格化数范围
最积极
最小正
至少负
最负
单精度
2
127
c
(2
b
2
b
23
)
e
3 40282346
c
10
38
2
b
126
e
1 17549436
c
10
b
38
b
(2
b
126
)
eb
1 17549436
c
10
b
38
b
2
127
c
(2
b
2
b
23
)
eb
3 40282346
c
10
38
双精度
2
1023
c
(2
b
2
b
52
)
e
1 7976931348623157
c
10
308
2
b
1022
e
2 2250738585072014
c
10
b
308
b
(2
b
1022
)
eb
2 2250738585072014
c
10
b
308
b
2
1023
c
(2
b
2
b
52
)
eb
1 7976931348623157
c
10
308
记
给予延长一个完整的数字超出了他们的代表准确的值产生舍入和转换算法，以帮助
1 1 4个整数
除了执行浮点运算的
NS32081 FPU执行整数之间的转换
浮点数据类型的整数被接受或generat-
通过FPU的编为字节的2的补码值（8位）
字（16位）或双字（32位）长
1 1 5内存交涉
该NS32081 FPU不直接访问内存然而
过它协同参与一组的执行
其系列32000系列CPU两个地址的说明
CPU确定操作数的表示法
内存
在该系列32000系列CPU的操作数被存储在
存储器与在最低字节的至少显著字节
解决的唯一例外是即时
解决在 - 在其中，操作数保持模式（
梁支格式）以最低的最显著字节
地址
2 1 1浮点寄存器
有八个寄存器（ F0 - F7 ）在NS32081的FPU
提供高速接入浮点操作数
每个长度是32位浮点寄存器被引用
每当浮点指令使用的寄存器AD-
敷料模式（第2 2 2 ）为一个浮点操作数
所有其他注册模式用法（即整数操作数）是指
到通用寄存器 - 在CPU （ R0 R7 ）和
FPU的传送操作，好像它是在存储器
当指定为DOUBLE的寄存器寻址模式
BLE精度（ 64位）操作数寄存器对持有
操作数中的程序员必须指定的，甚至注册
在对偶寄存器包含了最显著的一半
操作数和下一个连续的寄存器中包含
最显著半
2 1 2浮点状态寄存器（ FSR ）
浮点状态寄存器（ FSR ）选择操作
模式和记录的任何异常情况出现
执行一个浮点操作的过程中
图2-2
显示FSR的格式
2 0架构描述
2 1编程模型
该系列32000架构包括九个寄存器
在NS32081浮点单元实现（ FPU ）
TL EE 5234 - 5
图2-2浮点状态寄存器
2 1 2 1 FSR模式控制字段
FSR的方式控制字段选择FPU操作模式
的FSR模式控制位的含义给出BE-
低
舍入模式（ RM ）
7位和第8本场选择
四舍五入方法浮点结果四舍五入当时─
他们永远不能精确代表的舍入
模式
00回合，以最接近的值最接近的值
确切的结果被返回。如果结果是恰好半
两个最接近的值的偶数值之间的方式
（ LSB
e
0） ，则返回
01轮朝向零最近的值，该值越接近
零或等于确切结果返回
TL EE 5234 - 4
图2-1寄存器集
5
QQ：2880707522 复制
