NM27P040 4 194 304位( 512K ×8 )处理器面向CMOS EPROM
1993年12月
NM27P040
4 194 304位( 512K ×8 )面向处理器
CMOS EPROM
概述
该NM27P040是4096K处理器面向EPROM
( POP
TM
)配置为512K ×8它的设计简化
微处理器接口,而其余兼容
标准的EPROM它能够显着降低等待状态和胶水
当该规范的改进采取研华的逻辑
在系统设计中的NM27P040塔格是implement-
海关在全国的先进的CMOS EPROM工艺亲
韦迪一个可靠的解决方案和访问时间以最快的速度为120 ns
该界面的改进解决两个方面消除
需要额外的设备,以适应对EPROM的
微处理器和消除等待状态,在该端接
化的存取周期即使有了这些改进的
NM27P040保持与行业标准兼容
JEDEC引脚排列的EPROM从CE或OE的时间是
否定,直到输出被保证是在高
阻抗状态已经降低到不需要
为等待状态,在存储周期的结束和
数据输出保持时间已被延长,以消除
需要提供的数据保持时间,微处理器通过
延迟控制信号或闭锁,并保持数据
外部锁存器
特点
Y
Y
Y
Y
Y
快速输出关闭,以消除等待状态
延长数据保持时间为微处理器
兼容性
高性能CMOS
120 ns访问时间
JEDEC标准的引脚配置
制造商标识代码
框图
TL 11367 - 1
TRI- STATE是美国国家半导体公司的注册商标。
POP
TM
是美国国家半导体公司的商标。
C
1995年全国半导体公司
TL 11367
RRD - B30M105印制在U S A
连接图
27C080
A19
A16
A15
A12
A7
A6
A5
A4
A3
A2
A1
A0
O
0
O
1
O
2
GND
27C020
XX V
PP
A16
A15
A12
A7
A6
A5
A4
A3
A2
A1
A0
O
0
O
1
O
2
GND
27C010
XX V
PP
A16
A15
A12
A7
A6
A5
A4
A3
A2
A1
A0
O
0
O
1
O
2
GND
TL 11367 - 2
DIP
NM27P040
27C010
V
CC
XX PGM
XX
A14
A13
A8
A9
A11
OE
A10
CE
O
7
O
6
O
5
O
4
O
3
27C020
V
CC
XX PGM
A17
A14
A13
A8
A9
A11
OE
A10
CE
O
7
O
6
O
5
O
4
O
3
27C080
V
CC
A18
A17
A14
A13
A8
A9
A11
OE V
PP
A10
CE PGM
O
7
O
6
O
5
O
4
O
3
记
兼容EPROM的管脚配置示于邻近NM27P040销块
商业级温度范围( 0℃至
a
70 C)
V
CC
e
5V
g
10%
参数订单号
NM27P040 Q 120
NM27P040 Q 150
NM27P040 Q 170
访问时间(纳秒)
120
150
170
扩展温度范围(
b
40℃
a
85 C)
V
CC
e
5V
g
10%
参数订单号
NM27P040 QE 150
NM27P040 QE 170
访问时间(纳秒)
150
170
军用温度范围(
b
55 ℃
a
125 C)
V
CC
e
5V
g
10%
参数订单号
NM27P040 QM 150
NM27P040 QM 200
引脚名称
A0–A18
CE PGM
OE
O0–O7
XX
地址
芯片使能计划
OUTPUT ENABLE
输出
不在乎(在读)
访问时间(纳秒)
150
200
封装类型NM27P040 QXXX
Q
e
石英窗陶瓷DIP
所有封装符合JEDEC标准
所有版本都保证正常的慢
速度
2
电容
T
A
E A
25 C
符号
C
IN
C
OUT
参数
输入电容
输出电容
f
e
1兆赫(注2 )
条件
V
IN
e
0V
V
OUT
e
0V
典型值
9
12
最大
15
15
单位
pF
pF
AC测试条件
输出负载
输入上升和下降时间
输入脉冲电平
1 TTL门和
C
L
e
100 pF的(注8)
s
5纳秒
0 45V 2 4V
定时测量参考电平
输入
输出
0 8V和2V
0 8V和2V
AC波形
(注6
图7和9)
TL 11367 - 3
注1
超出上述'绝对最大额定值' ,可能会对设备造成永久性损坏,这是一个额定值只和功能
该设备在这些或以上的本规范的业务部门所标明的任何其他条件的操作不暗示暴露在绝对
最大额定值条件下工作会影响器件的可靠性
注2
该参数仅取样,而不是100%测试
注3
OE可能会延迟到t
加
b
t
OE
行政长官不会影响吨下降沿后
加
注4
经t
DF
和T
CF
比较电平如下确定
高TRI- STATE测得的V
OH1
(DC)的
b
0 10V
低TRI- STATE测得V
OL1
(DC)的
a
0 10V
注5
TRI- STATE可以使用OE或CE来实现
注6
电源开关的EPROM的特征需要仔细器件去耦,建议至少一个0 1
mF
陶瓷电容器被用在
V的每一个设备
CC
和GND
注7:
的输出必须被限制到V
CC
a
1 0V ,避免闩锁和设备损坏
注8
1 TTL门我
OL
e
1 6毫安我
OH
E B
400
mA
C
L
100 pF的包括夹具电容
注9
V
PP
可以连接到V
CC
除非在编程过程中
注10
输入和输出可以下冲来
b
2 0V为20 ns(最大值)
注11
CMOS输入V
IL
e
GND
g
0 3V V
IH
e
V
CC
g
0 3V
4
NM27P040 4 194 304位( 512K ×8 )处理器面向CMOS EPROM
1993年12月
NM27P040
4 194 304位( 512K ×8 )面向处理器
CMOS EPROM
概述
该NM27P040是4096K处理器面向EPROM
( POP
TM
)配置为512K ×8它的设计简化
微处理器接口,而其余兼容
标准的EPROM它能够显着降低等待状态和胶水
当该规范的改进采取研华的逻辑
在系统设计中的NM27P040塔格是implement-
海关在全国的先进的CMOS EPROM工艺亲
韦迪一个可靠的解决方案和访问时间以最快的速度为120 ns
该界面的改进解决两个方面消除
需要额外的设备,以适应对EPROM的
微处理器和消除等待状态,在该端接
化的存取周期即使有了这些改进的
NM27P040保持与行业标准兼容
JEDEC引脚排列的EPROM从CE或OE的时间是
否定,直到输出被保证是在高
阻抗状态已经降低到不需要
为等待状态,在存储周期的结束和
数据输出保持时间已被延长,以消除
需要提供的数据保持时间,微处理器通过
延迟控制信号或闭锁,并保持数据
外部锁存器
特点
Y
Y
Y
Y
Y
快速输出关闭,以消除等待状态
延长数据保持时间为微处理器
兼容性
高性能CMOS
120 ns访问时间
JEDEC标准的引脚配置
制造商标识代码
框图
TL 11367 - 1
TRI- STATE是美国国家半导体公司的注册商标。
POP
TM
是美国国家半导体公司的商标。
C
1995年全国半导体公司
TL 11367
RRD - B30M105印制在U S A
连接图
27C080
A19
A16
A15
A12
A7
A6
A5
A4
A3
A2
A1
A0
O
0
O
1
O
2
GND
27C020
XX V
PP
A16
A15
A12
A7
A6
A5
A4
A3
A2
A1
A0
O
0
O
1
O
2
GND
27C010
XX V
PP
A16
A15
A12
A7
A6
A5
A4
A3
A2
A1
A0
O
0
O
1
O
2
GND
TL 11367 - 2
DIP
NM27P040
27C010
V
CC
XX PGM
XX
A14
A13
A8
A9
A11
OE
A10
CE
O
7
O
6
O
5
O
4
O
3
27C020
V
CC
XX PGM
A17
A14
A13
A8
A9
A11
OE
A10
CE
O
7
O
6
O
5
O
4
O
3
27C080
V
CC
A18
A17
A14
A13
A8
A9
A11
OE V
PP
A10
CE PGM
O
7
O
6
O
5
O
4
O
3
记
兼容EPROM的管脚配置示于邻近NM27P040销块
商业级温度范围( 0℃至
a
70 C)
V
CC
e
5V
g
10%
参数订单号
NM27P040 Q 120
NM27P040 Q 150
NM27P040 Q 170
访问时间(纳秒)
120
150
170
扩展温度范围(
b
40℃
a
85 C)
V
CC
e
5V
g
10%
参数订单号
NM27P040 QE 150
NM27P040 QE 170
访问时间(纳秒)
150
170
军用温度范围(
b
55 ℃
a
125 C)
V
CC
e
5V
g
10%
参数订单号
NM27P040 QM 150
NM27P040 QM 200
引脚名称
A0–A18
CE PGM
OE
O0–O7
XX
地址
芯片使能计划
OUTPUT ENABLE
输出
不在乎(在读)
访问时间(纳秒)
150
200
封装类型NM27P040 QXXX
Q
e
石英窗陶瓷DIP
所有封装符合JEDEC标准
所有版本都保证正常的慢
速度
2
电容
T
A
E A
25 C
符号
C
IN
C
OUT
参数
输入电容
输出电容
f
e
1兆赫(注2 )
条件
V
IN
e
0V
V
OUT
e
0V
典型值
9
12
最大
15
15
单位
pF
pF
AC测试条件
输出负载
输入上升和下降时间
输入脉冲电平
1 TTL门和
C
L
e
100 pF的(注8)
s
5纳秒
0 45V 2 4V
定时测量参考电平
输入
输出
0 8V和2V
0 8V和2V
AC波形
(注6
图7和9)
TL 11367 - 3
注1
超出上述'绝对最大额定值' ,可能会对设备造成永久性损坏,这是一个额定值只和功能
该设备在这些或以上的本规范的业务部门所标明的任何其他条件的操作不暗示暴露在绝对
最大额定值条件下工作会影响器件的可靠性
注2
该参数仅取样,而不是100%测试
注3
OE可能会延迟到t
加
b
t
OE
行政长官不会影响吨下降沿后
加
注4
经t
DF
和T
CF
比较电平如下确定
高TRI- STATE测得的V
OH1
(DC)的
b
0 10V
低TRI- STATE测得V
OL1
(DC)的
a
0 10V
注5
TRI- STATE可以使用OE或CE来实现
注6
电源开关的EPROM的特征需要仔细器件去耦,建议至少一个0 1
mF
陶瓷电容器被用在
V的每一个设备
CC
和GND
注7:
的输出必须被限制到V
CC
a
1 0V ,避免闩锁和设备损坏
注8
1 TTL门我
OL
e
1 6毫安我
OH
E B
400
mA
C
L
100 pF的包括夹具电容
注9
V
PP
可以连接到V
CC
除非在编程过程中
注10
输入和输出可以下冲来
b
2 0V为20 ns(最大值)
注11
CMOS输入V
IL
e
GND
g
0 3V V
IH
e
V
CC
g
0 3V
4