报废公告
本产品已经过时了。
这些信息可用于您
方便。
有关详细信息，
卓联的过时的产品，并
更换的产品列表，请访问：
http://products.zarlink.com/obsolete_products/
NJ8820
在V电气特性
DD
= 5V
试验条件除非另有说明：
V
DD
–V
SS
=5V
±0·5V.
温度范围NJ8820 BA ： -30 ° C至+ 70°C ; NJ8820 MA ： -40 ° C至+ 85°C
DC特性
特征
分钟。
电源电流
输出电平
内存输出使能（ ME ）
低层
开漏上拉电压
数据选择输出（ DS0 - DS2 ）
高层
低层
模数控制输出（ MC ）
高层
低层
锁定检测输出（ LD ）
低层
开漏上拉电压
PDB输出
高层
低层
三态泄漏电流
输入电平
输入的数据（ D0 - D3 ）
高层
低层
编程使能输入（ PE ）
触发电平
价值
典型值。
3·5
0·7
马克斯。
5·5
1·5
mA
mA
单位
条件
f
OSC
, f
F
IN
= 10MHz时
f
OSC
, f
F
IN
= 1 ·为0MHz
0至5V
方
WAVE
0·4
7
4·6
0·4
4·6
0·4
0·4
7
4·6
0·4
60·1
V
V
V
V
V
V
V
V
V
V
A
I
SINK
= 4毫安
I
来源
= 1毫安
I
SINK
= 2毫安
I
来源
= 1毫安
I
SINK
= 1毫安
I
SINK
= 4毫安
I
来源
= 5毫安
I
SINK
= 5毫安
4·25
0·75
V
BIAS
6100mV
V
V
V
TTL兼容
见注1
V
BIAS
=自偏PE点
（名义上V
DD
/2)
AC特性
特征
分钟。
F
IN
和OSC IN输入电平
马克斯。操作频率f
F
IN
和f
OSC
传播延迟，时钟MC
PE脉冲长度，T
W
数据建立时间t
DS
数据保持时间，t
DH
数字相位检测器的传播延迟
增益编程电阻， RB
保持电容， CH
输出电阻，PDA
数字鉴相器增益
电源的上升时间
200
10·6
30
5
1
10
500
5
1
5
0·4
100
50
价值
典型值。
马克斯。
单位
条件
毫伏有效值10MHz的交流耦合正弦波
兆赫
输入方波V
DD
到V
SS
,
见注5 。
见注释2 。
ns
脉冲V
SS
或V
DD
.
s
s
ns
ns
k
见注3 。
nF
k
V /拉德
10 ％90 ％ ，见注4 。
s
笔记
1.数据输入具有内部上拉电阻，使他们能够从TTL输出驱动。
2.所有柜台都直接输出同步各自的时钟上升沿。
3. “关于'样品开关驱动该引脚的电阻内部电压跟随器和有限输出电阻将增加一个有限的时间常数
到环路。外部1nF的保持电容器会给为5μs的最大时间常数，典型。
4.为了确保上电程序正确运行。
5.运行速度高达15MHz的可能是一个完整的逻辑摆幅，但不能保证。
2
NJ8820
引脚说明
PIN号
1
名字
PDA
描述
用作“精”的误差信号从样品和模拟输出保持相位比较器。输出
(V
DD
2V
SS
）/ 2当该系统处于锁定状态。电压增加为f
v
期铅上涨;电压
降低为f
r
期铅上涨。输出是线性的只有一个狭窄的窗口期，确定
通过增益（由RB编程） 。
从用作“粗”的误差信号的相位/频率检测器的三态输出。
f
v
.
f
r
或f
v
龙头：正脉冲相对于所述偏压V点
BIAS
f
v
,
f
r
或f
r
龙头：负脉冲相对于所述偏压V点
BIAS
f
v
= f
r
在PDA窗口和相位误差：高阻抗。
开漏锁定检测输出为低电平时，相位误差在PDA窗口（锁定） ;高
阻抗在所有其他时间。
输入到主计数器，通常由一个预定标器驱动，其可以采用交流耦合，或者，当
一个完整的逻辑摆幅是可用的，可以是直流耦合的。
负电源（地） 。
正电源。
2
PDB
3
4
5
6
7, 8
LD
F
IN
V
SS
V
DD
OSC IN /这些引脚组成一个片上参考振荡器，当一个串联谐振晶体跨接
OSC OUT他们。晶体和地面的每个端部之间也需要适当的值的电容器
提供必要的附加相移。外部基准信号可以，可选地，可以
适用于OSC IN 。这可以是一个低电平信号， AC耦合，或者如果一个全逻辑摆动可用它可
直流耦合。引用计数器的项目范围为3至2047 ，与师比为
编程的数量的两倍。
D0-D3
ME
PE
DS0-DS2
MC
这些输入信息是在适当的数据读取传送到内部数据锁存
时隙。 D3为最高位， D0为LSB 。
开漏输出用于控制所述电源向外部ROM或PROM中的使用。 ME低
在数据读出期间和高阻抗在其他时间。
一个正或负脉冲或边沿交流耦合到该引脚将启动单次数据读取
过程。接地这个引脚重复数据读过程以循环的方式。
内部产生的三态数据选择输出，其可以被用来寻址外部存储器。
模数控制输出，用于控制外部双模预置分频器。 MC将是低的开头
计数周期，直到'A'柜台完成其周期将维持低位。 MC接着高
直到“M”柜台完成其周期，在这点' A'和' M'计数器复位仍然很高。
这给出的总的分频比
MP
1
A,
哪里
P
和
P
11
代表双模预置分频器
值。在'A'计数器的项目范围是0-127 ，因此可以控制预分频器用
分频比直到并包括
4128/129.
在“M”计数器的编程范围为8-1023
而且，对于正确的操作，
M
＆ GT ;
A.
在每一个可能的渠道是必需的，最低总师
比应为
P
2
2
P.
外部采样保持相位比较器的增益设定电阻应连接
该引脚和V之间
SS
.
外部保持电容应连接在此引脚和V之间
SS
.
8
V
DD
= 5V
OSC IN ，女
IN
= 0V至5V方波
7
电源电流（mA ）
6
5
10MHz
4
1MHz
3
2
总电源电流
的，由于到F的总和
IN
与OSC IN
1
2
3
4
5
6
7
输入频率（MHz）
8
9
10
1
V
DD
= 5V
F
IN
=低频
0V至5V方波
9,10, 11, 12
13
14
15, 16, 17
18
19
20
2·0
RB
CH
电源电流（mA ）
1·5
OSC IN
1·0
F
IN
0·5
0·2
0·4
0·6
0·8
1·0
1·2
INPUT LEVEL （ V RMS ）
1·4
1·6
图。 3典型电源电流诉输入频率
图。 4典型电源电流V输入电平， OSC IN
3
报废公告
本产品已经过时了。
这些信息可用于您
方便。
有关详细信息，
卓联的过时的产品，并
更换的产品列表，请访问：
http://products.zarlink.com/obsolete_products/
NJ8820
在V电气特性
DD
= 5V
试验条件除非另有说明：
V
DD
–V
SS
=5V
±0·5V.
温度范围NJ8820 BA ： -30 ° C至+ 70°C ; NJ8820 MA ： -40 ° C至+ 85°C
DC特性
特征
分钟。
电源电流
输出电平
内存输出使能（ ME ）
低层
开漏上拉电压
数据选择输出（ DS0 - DS2 ）
高层
低层
模数控制输出（ MC ）
高层
低层
锁定检测输出（ LD ）
低层
开漏上拉电压
PDB输出
高层
低层
三态泄漏电流
输入电平
输入的数据（ D0 - D3 ）
高层
低层
编程使能输入（ PE ）
触发电平
价值
典型值。
3·5
0·7
马克斯。
5·5
1·5
mA
mA
单位
条件
f
OSC
, f
F
IN
= 10MHz时
f
OSC
, f
F
IN
= 1 ·为0MHz
0至5V
方
WAVE
0·4
7
4·6
0·4
4·6
0·4
0·4
7
4·6
0·4
60·1
V
V
V
V
V
V
V
V
V
V
A
I
SINK
= 4毫安
I
来源
= 1毫安
I
SINK
= 2毫安
I
来源
= 1毫安
I
SINK
= 1毫安
I
SINK
= 4毫安
I
来源
= 5毫安
I
SINK
= 5毫安
4·25
0·75
V
BIAS
6100mV
V
V
V
TTL兼容
见注1
V
BIAS
=自偏PE点
（名义上V
DD
/2)
AC特性
特征
分钟。
F
IN
和OSC IN输入电平
马克斯。操作频率f
F
IN
和f
OSC
传播延迟，时钟MC
PE脉冲长度，T
W
数据建立时间t
DS
数据保持时间，t
DH
数字相位检测器的传播延迟
增益编程电阻， RB
保持电容， CH
输出电阻，PDA
数字鉴相器增益
电源的上升时间
200
10·6
30
5
1
10
500
5
1
5
0·4
100
50
价值
典型值。
马克斯。
单位
条件
毫伏有效值10MHz的交流耦合正弦波
兆赫
输入方波V
DD
到V
SS
,
见注5 。
见注释2 。
ns
脉冲V
SS
或V
DD
.
s
s
ns
ns
k
见注3 。
nF
k
V /拉德
10 ％90 ％ ，见注4 。
s
笔记
1.数据输入具有内部上拉电阻，使他们能够从TTL输出驱动。
2.所有柜台都直接输出同步各自的时钟上升沿。
3. “关于'样品开关驱动该引脚的电阻内部电压跟随器和有限输出电阻将增加一个有限的时间常数
到环路。外部1nF的保持电容器会给为5μs的最大时间常数，典型。
4.为了确保上电程序正确运行。
5.运行速度高达15MHz的可能是一个完整的逻辑摆幅，但不能保证。
2
NJ8820
引脚说明
PIN号
1
名字
PDA
描述
用作“精”的误差信号从样品和模拟输出保持相位比较器。输出
(V
DD
2V
SS
）/ 2当该系统处于锁定状态。电压增加为f
v
期铅上涨;电压
降低为f
r
期铅上涨。输出是线性的只有一个狭窄的窗口期，确定
通过增益（由RB编程） 。
从用作“粗”的误差信号的相位/频率检测器的三态输出。
f
v
.
f
r
或f
v
龙头：正脉冲相对于所述偏压V点
BIAS
f
v
,
f
r
或f
r
龙头：负脉冲相对于所述偏压V点
BIAS
f
v
= f
r
在PDA窗口和相位误差：高阻抗。
开漏锁定检测输出为低电平时，相位误差在PDA窗口（锁定） ;高
阻抗在所有其他时间。
输入到主计数器，通常由一个预定标器驱动，其可以采用交流耦合，或者，当
一个完整的逻辑摆幅是可用的，可以是直流耦合的。
负电源（地） 。
正电源。
2
PDB
3
4
5
6
7, 8
LD
F
IN
V
SS
V
DD
OSC IN /这些引脚组成一个片上参考振荡器，当一个串联谐振晶体跨接
OSC OUT他们。晶体和地面的每个端部之间也需要适当的值的电容器
提供必要的附加相移。外部基准信号可以，可选地，可以
适用于OSC IN 。这可以是一个低电平信号， AC耦合，或者如果一个全逻辑摆动可用它可
直流耦合。引用计数器的项目范围为3至2047 ，与师比为
编程的数量的两倍。
D0-D3
ME
PE
DS0-DS2
MC
这些输入信息是在适当的数据读取传送到内部数据锁存
时隙。 D3为最高位， D0为LSB 。
开漏输出用于控制所述电源向外部ROM或PROM中的使用。 ME低
在数据读出期间和高阻抗在其他时间。
一个正或负脉冲或边沿交流耦合到该引脚将启动单次数据读取
过程。接地这个引脚重复数据读过程以循环的方式。
内部产生的三态数据选择输出，其可以被用来寻址外部存储器。
模数控制输出，用于控制外部双模预置分频器。 MC将是低的开头
计数周期，直到'A'柜台完成其周期将维持低位。 MC接着高
直到“M”柜台完成其周期，在这点' A'和' M'计数器复位仍然很高。
这给出的总的分频比
MP
1
A,
哪里
P
和
P
11
代表双模预置分频器
值。在'A'计数器的项目范围是0-127 ，因此可以控制预分频器用
分频比直到并包括
4128/129.
在“M”计数器的编程范围为8-1023
而且，对于正确的操作，
M
＆ GT ;
A.
在每一个可能的渠道是必需的，最低总师
比应为
P
2
2
P.
外部采样保持相位比较器的增益设定电阻应连接
该引脚和V之间
SS
.
外部保持电容应连接在此引脚和V之间
SS
.
8
V
DD
= 5V
OSC IN ，女
IN
= 0V至5V方波
7
电源电流（mA ）
6
5
10MHz
4
1MHz
3
2
总电源电流
的，由于到F的总和
IN
与OSC IN
1
2
3
4
5
6
7
输入频率（MHz）
8
9
10
1
V
DD
= 5V
F
IN
=低频
0V至5V方波
9,10, 11, 12
13
14
15, 16, 17
18
19
20
2·0
RB
CH
电源电流（mA ）
1·5
OSC IN
1·0
F
IN
0·5
0·2
0·4
0·6
0·8
1·0
1·2
INPUT LEVEL （ V RMS ）
1·4
1·6
图。 3典型电源电流诉输入频率
图。 4典型电源电流V输入电平， OSC IN
3
