NBSG111
2.5V / 3.3V的SiGe差分
1:10时钟/数据驱动器
与RSECL *输出
*低摆幅ECL
描述
http://onsemi.com
记号
图*
该NBSG111是一个1到10的差分时钟/数据驱动器。该
装置在功能上等同于LVEP111装置与多
更高的带宽和更低的电磁干扰的能力。
输入包括内部50
W
终端电阻（输入VT
PAD） ，并接受NECL （负ECL ） ， PECL （正ECL ）
LVTTL ， LVCMOS ， CML或LVDS 。输出RSECL （减少
摆幅ECL ） ， 400毫伏。
在Q [ 0 ： 9 ] / Q [ 0 ： 9 ]输出具有差动同步启用
（ EN / EN）引脚。同步使能引脚，用于避免欠幅脉冲时钟
当设备启用脉冲/禁用的可与发生
异步控制。内部触发器的时钟频率在下降
选择的时钟（ CLK0 / CLK0或CLK1 / CLK1 ）的边缘，因此，所有的
相关的规格界限都参考的负边缘
所选择的时钟输入。
在V
BB
和V
MM
引脚在内部产生的电压供应
仅可用于该设备。在V
BB
用于单端NECL
或PECL的输入和V
MM
引脚用于LVCMOS输入。为
单端输入操作时，未使用的差分输入是
连接到V
BB
或V
MM
作为切换基准电压。 V
BB
or
V
MM
还可以rebias AC耦合输入。在使用时，去耦V
BB
和V
MM
通过0.01
mF
电容和限制电流供应或吸收
0.5毫安。当不使用时，V
BB
和V
MM
输出端应保持开路。
特点
SG
111
LYW
FCBGA49
BA后缀
CASE 489A
SG111
L
Y
W
=器件代码
=晶圆地段
=年
=工作周
*有关详细信息，请参考应用笔记
AND8002/D
订购信息
请参阅包装详细的订购和发货信息
尺寸部分本数据手册的第10页上。
最大输入时钟频率> 6 GHz的典型
最大输入数据速率> 6 Gb / s的典型
300 ps的典型传播延迟
60 ps的典型的上升和下降时间
RSPECL输出与操作范围： V
CC
= 2.375 V至
3.465 V与V
EE
= 0 V
RSNECL输出与RSNECL或NECL输入与
经营范围： V
CC
= 0 V与V
EE
=
2.375
V到
3.465
V
RSECL输出电平（ 400 mV峰峰值输出） ，微分
产量
50
W
内部输入终端电阻
兼容现有的2.5 V / 3.3 V LVEP和EP设备
V
BB
和V
MM
参考电压输出
半导体元件工业有限责任公司， 2007年
2007年1月，
启8
1
出版订单号：
NBSG111/D
NBSG111
表1.引脚说明
针
A1,A7,G1,G7,C2,E6
F3,D4,B5
B2
F6
E4
F4
E5
F5
C4
B4
C3
B3
B1,D1,F1,G3,G5,F7,
D7,B7,A5,A3
C1,E1,G2,G4,G6,E7,
C7,A6,A4,A2
D5
D6
C5
C6
D3
D2
E3
E2
F2,B6
名字
V
EE
V
CC
V
MM
V
BB
VTCLK0
CLK0
VTCLK0
CLK0
VTCLK1
CLK1
VTCLK1
CLK1
Q[0:9]
Q[0:9]
VTSEL
SEL
VTSEL
SEL
VTEN
EN
VTEN
EN
NC
I / O
ECL ， CML ， LVCMOS ， LVDS ，
LVTTL输入
ECL ， CML ， LVCMOS ， LVDS ，
LVTTL输入
ECL ， CML ， LVCMOS ， LVDS ，
LVTTL输入
ECL ， CML ， LVCMOS ， LVDS ，
LVTTL输入
RSECL输出
RSECL输出
ECL ， CML ， LVCMOS ， LVDS ，
LVTTL输入
ECL ， CML ， LVCMOS ， LVDS ，
LVTTL输入
ECL ， CML ， LVCMOS ， LVDS ，
LVTTL输入
ECL ， CML ， LVCMOS ， LVDS ，
LVTTL输入
描述
负电源电压。所有V
EE
引脚必须在外部CON-
连接至电源，以保证正常运行。
正电源电压。所有V
CC
引脚必须外接
在电力供应，以保证正常运行。
LVCMOS的参考电压输出（V
CC
V
EE
) / 2.
ECL参考电压输出
内部50
W
终止引脚为CLK0 。见表4。（注1 ）
反的差分输入CLK0 。内部75千瓦到V
EE
.
内部50
W
终止引脚为CLK0 。见表4。（注1 ）
倒差分输入CLK0 。内部75千瓦到V
EE
和36.5千瓦
到V
CC
.
内部50
W
终止引脚1见表4。（注1 ）
反的差分输入CLK1 。内部75千瓦到V
EE
.
内部50
W
终止引脚为CLK1 。见表4。（注1 ）
倒差分输入CLK1 。内部75千瓦到V
EE
和36.5千瓦
到V
CC
.
反的差分输出[ 0 ： 9 ] 。通常情况下终止与
50
W
到V
TT
= V
CC
1.5 V
倒差分输出[ 0 ： 9 ] 。通常情况下终止50
W
to
V
TT
= V
CC
1.5 V
内部50
W
终止引脚为SEL 。见表4。（注1 ）
反的差分选择逻辑输入。内部75千瓦到V
EE
.
内部50
W
终止引脚为SEL 。见表4。（注1 ）
倒差分选择逻辑输入。内部75千瓦到V
EE
和
36.5千瓦到V
CC
.
内部50
W
终止引脚为EN 。见表4。（注1 ）
反的差分输出使能引脚。内部75千瓦到V
EE
.
内部50
W
终止引脚为EN 。见表4。（注1 ）
倒差分输出使能引脚。内部75千瓦到V
EE
和
36.5千瓦到V
CC
.
无连接。在NC管脚电连接到所述模具和
“必应”保持打开状态。
1.在差分配置中，当输入端接端子（ VTCLK ， VTDCLK ）被连接到一个共同的终止电压和
如果没有信号被施加，则该设备将是容易的自激振荡。
http://onsemi.com
3
NBSG111
表2.功能表
SEL
L
L
H
H
EN
L
H
L
H
有源输入
禁用输出
CLK0 ， CLK0
禁用输出
CLK1 ， CLK1
2. SEL / EN是SEL / EN的逆，除非另有规定。
Q
0
(B1)
Q
0
(C1)
Q
1
(D1)
Q
1
(E1)
（C5） VTSEL
（ 6） SEL
R
TIN
R
2
R
1
Q
2
(F1)
Q
2
(G2)
Q
3
(G3)
（E4） VTCLK0
（ F4 ） CLK0
（ F5 ） CLK0
（ E5 ） VTCLK0
（B4） CLK1
（C4） VTCLK1
（B3） CLK1
（C3） VTCLK1
（D6）的SEL
（D5） VTSEL
R
TIN
R
2
R
TIN
R
TIN
R
2
R
TIN
R
1
R
2
1
（ E2 ） EN
（E3） VTEN
0
（D3） VTEN
（D2 ）CN
R
2
SYNC
R
1
R
TIN
R
2
（ F6 ）V
BB
（A 1， A 7 ，G1， G7 ）V
EE
R
TIN
Q
3
(G4)
Q
4
(G5)
Q
4
(G6)
Q
5
(F7)
Q
5
(E7)
Q
6
(D7)
Q
6
(C7)
Q
7
(B7)
Q
7
(A6)
Q
8
(A5)
Q
8
(A4)
（B5 ，D4 F3 ）V
CC
（B2 ）V
MM
Q
9
(A3)
Q
9
(A2)
R
1
R
2
R
TIN
R
2
图2.逻辑图
表3.接口选择
接口选择
CML
LVDS
交流耦合
连接
连接VTCLK0 ， VTCLK1 ， VTEN ， VTSEL和
VTCLK0 ， VTCLK1 ， VTEN ， VTSEL到V
CC
连接VTCLK0 ， VTCLK1 ， VTEN ， VTSEL和
VTCLK0 ， VTCLK1 ， VTEN ， VTSEL一起
偏VTCLK0 ， VTCLK1 ， VTEN ， VTSEL和
VTCLK0 ， VTCLK1 ， VTEN ， VTSEL内输入
共模范围（V
IHCMR
)
标准ECL终止技术
参见文本上页1.未使用的差分输入电压转换
参考值范围是从V
EE
+ 1125 mV至V
CC
75毫伏
RSECL ， PECL ， NECL
LVTTL ， LVCMOS
http://onsemi.com
4
NBSG111
表4. ATTRIBUTES
特征
内部输入下拉电阻， R2
（ CLK0 ， CLK0 ， CLK1 ， CLK1 ， SEL ， SEL ， EN ， EN ）
内部输入上拉电阻R1 （ CLK0 ， CLK1 ， SEL ， EN ）
ESD保护
人体模型
机器型号
带电器件模型
价值
75千瓦
36.5千瓦
＆ GT ; 2千伏
＆ GT ; 100 V
＆ GT ; 1千伏
LEVEL 3
氧指数：28 34
符合UL 94 V -0 @ 0.125在
479
湿气敏感度（注3 ）
可燃性等级
晶体管数量
符合或超过JEDEC规格EIA / JESD78 IC闭锁测试
3.有关更多信息，请参见应用笔记AND8003 / D 。
表5.最大额定值
符号
V
CC
V
I
V
EE
V
INPP
I
OUT
I
IN
I
BB
I
MM
T
A
T
英镑
q
JA
q
JC
T
SOL
参数
正电源。
积极投入
负输入端
负电源
差分输入电压| CLK
CLK |
输出电流
输入电流过R
T
(50
W
电阻器）
V
BB
吸入/源
V
MM
吸入/源
工作温度范围
存储温度范围
热阻（结到环境）
（注4 ）
热阻（结到外壳）
波峰焊
0 LFPM
500 LFPM
2S2P （注4 ）
< 15秒。
49 FCBGA
49 FCBGA
49 FCBGA
条件1
V
EE
= 0 V
V
EE
= 0 V
V
CC
= 0 V
V
CC
= 0 V
V
CC
V
EE
w
2.8 V
V
CC
V
EE
t
2.8 V
连续
浪涌
STATIC
浪涌
V
I
V
CC
V
I
V
EE
条件2
等级
3.6
3.6
3.6
3.6
2.8
|V
CC
V
EE
|
25
50
45
80
1
1
40
+70
65
+150
67
57
24
225
单位
V
V
V
V
V
V
mA
mA
mA
mA
mA
mA
°C
°C
° C / W
° C / W
° C / W
°C
强调超过最大额定值可能会损坏设备。最大额定值的压力额定值只。上面的功能操作
推荐工作条件是不是暗示。长时间暴露在高于推荐的工作条件下，会影响
器件的可靠性。
4. JEDEC标准51-6 ，多层电路板
2S2P （ 2信号， 2个电源） 。
http://onsemi.com
5
QQ：2881677436 复制
