NB7N017M
3.3V SiGe半导体的8位双
可编程模数
分频器/预分频器与CML
输出
该NB7N017M是一个高速的8位模数双
可编程分频器/预分频器与16毫安CML输出能力
在输入切换频率大于3.5 GHz的。在CML
输出结构包含内部50
W
源端接电阻
V
CC
。该设备产生400毫伏的输出振幅50
W
接收器电阻到V
CC
。此I / O结构，可以方便
在50个执行NB7N017M的
W
系统。
差分输入端含有50
W
终端电阻VT
垫和所有的差分输入接受RSECL ， ECL ， LVDS ，
LVCMOS ， LVTTL ， CML和。
在内部， NB7N017M采用的是> 3.5 GHz的8位可编程
减计数器。一个选择引脚， SEL ，用于两者之间的选择
即，帕[0：7 ]和Pb [ 0：7] ，存储在REGA和REGB
分别。两个并行加载销，PLA和PLB ，用来加载
电平触发的编程寄存器，雷加和REGB ，
分别。差分时钟使能， CE ，引脚可用。
该NB7N017M提供差分输出， TC 。终端计数
一个时钟周期输出，TC变为高电平时，计数器有
达到了全零状态。为了降低输出相位噪声， TC是
重新定时的上升沿触发的锁存器。
特点
http://onsemi.com
1
52
QFN52
MN后缀
CASE 485M
标记图*
52
1
NB7N
017M
AWLYYWWG
最大输入时钟频率> 3.5 GHz的典型
差分CLK时钟输入
差分CE时钟使能输入
差SEL字选择输入
50
W
内部输入和输出端接电阻
差分TC终端数输出
所有输出16毫安CML 50
W
内源终端
到V
CC
所有的单端控制引脚的CMOS和PECL / NECL
兼容
计数器编程使用一种两个单端词，
帕[0：7 ]和Pb [ 0：7] ，存储在REGA和REGB
雷加和REGB实现与电平触发锁存
兼容现有的3.3 V LVEP ， EP和SG设备
有能力的程序，而不干扰电流设置的分频器
正CML输出工作范围： V
CC
= 3.0 V至3.465 V
随着V
EE
= 0 V
负CML输出工作电压范围： V
CC
= 0 V
随着V
EE
= -3.0 V至-3.465 V
V
BB
参考电压输出
CML输出电平： 400 mV峰峰值输出50
W
接收器
电阻TO V
CC
无铅包可用*
A
WL
YY
WW
G
=大会现场
=晶圆地段
=年
=工作周
= Pb-Free包装
*有关其他标识信息，请参阅
应用笔记AND8002 / D 。
订购信息
请参阅包装详细的订购和发货信息
尺寸部分本数据手册的第18页上。
*有关我们的无铅策略的更多信息
和焊接的详细信息，请下载ON半自动
导体焊接与安装技术REF-
erence手册， SOLDERRM / D 。
半导体元件工业有限责任公司， 2006年
1
2006年2月 - 第2版
出版订单号：
NB7N017M/D
NB7N017M
表1.引脚说明
引脚名称
CLK
CE
MR
I / O
ECL ， CML ， LVCMOS ，
LVDS ， LVTTL输入
ECL ， CML ， LVCMOS ，
LVDS ， LVTTL输入
CMOS ， ECL输入
默认
状态
低
单/差分
（注1及2 ）
迪FF erential
迪FF erential
单身
时钟
时钟使能
异步主复位：计数器设置为0000至0000
重装在接下来的CLK脉冲，雷加和REGB = 1111和1111
TC = 1 。
分频选择
平行装载计数器锁存从帕[0：7 ] ，铅[0： 7]（等级
触发）
终端计数， 16毫安CML输出50
W
来源
终止V
CC
（注5 ）
计数器程序引脚。 CMOS和PECL / NECL兼容
PA7 = MSB ， PB7 = MSB
正电源
负电源
50
W
内部输入终端电阻（注6 ）
描述
SEL
PLA， PLb级
TC
帕[0：7 ] ，铅[0：7 ]
V
CC
V
EE
VTCLK ， VTCLK ，
VTSEL ， VTSEL
VTCE ， VTCE
V
BB
NC
EP
ECL ， CML ， LVCMOS ，
LVDS ， LVTTL输入
CMOS ， ECL输入
CML输出
CMOS ， ECL输入
动力
动力
终止
低
高
迪FF erential
单身
迪FF erential
单身
迪FF erential
产量
不适用
CMOS / ECL参考电压输出
无连接（注4 ）
裸露焊盘（注3 ）
1.所有高速输入和输出是差分来提高性能。
2.所有单端输入是CMOS和NECL / ECL兼容。
3.所有V
CC
和V
EE
引脚必须从外部连接到外部电源电压，以保证器件正常工作。热
在包底部（参见壳体图纸）裸露焊盘（EP ）必须被连接到一个散热导管。裸焊盘键合到最低
电压电势，V
EE
.
4. NC引脚电连接到所述模具，并且必须保持打开状态。
5. CML输出需要50
W
接收端接电阻到V
CC
正确操作。
6.当输入端接插针连接到公共终端电压的差动结构，并且如果没有信号被施加
然后该装置将易受自激振荡。
http://onsemi.com
3
NB7N017M
表2. CE真值表
CE
低
高
时钟状态
时钟禁用
时钟启用
低
高
表3. SEL真值表
SEL
当前的寄存器
REGA
REGB
表4.寄存器编程值的各种分频比
Pa7/Pb7
0
0
0
0
1
1
1
Pa6/Pb6
0
0
0
0
1
1
1
Pa5/Pb5
0
0
0
0
1
1
1
Pa4/Pb4
0
0
0
0
1
1
1
Pa3/Pb3
0
0
0
0
1
1
1
Pa2/Pb2
0
0
0
0
1
1
1
Pa1/Pb1
0
0
1
1
0
1
1
Pa0/Pb0
0
1
0
1
1
0
1
除以
未定义
2
3
4
254
255
256
表5.功能表
MR
H
L
L
L
L
L
解放军
X
H
L
L
L
X
PLB
X
L
H
L
L
X
SEL
X
X
X
L
H
X
CE
X
X
X
H
H
L
CLK
X
X
X
Z
Z
X
功能
主复位（计数器设定为0000 0000 ，雷加和REGB编程为1111和1111
TC至1）
REGA是透明的帕[0：7 ]
REGB是透明的Pb [0：7 ]
计数;在TC脉冲，从雷加负载柜
计数;在TC脉冲，从REGB负载柜
HOLD
X =无关
H = HIGH
L =低
- 上升沿
http://onsemi.com
4
NB7N017M
3.3V SiGe半导体的8位双
可编程模数
分频器/预分频器与CML
输出
该NB7N017M是一个高速的8位模数双
可编程分频器/预分频器与16毫安CML输出能力
在输入切换频率大于3.5 GHz的。在CML
输出结构包含内部50
W
源端接电阻
V
CC
。该设备产生400毫伏的输出振幅50
W
接收器电阻到V
CC
。此I / O结构，可以方便
在50个执行NB7N017M的
W
系统。
差分输入端含有50
W
终端电阻VT
垫和所有的差分输入接受RSECL ， ECL ， LVDS ，
LVCMOS ， LVTTL ， CML和。
在内部， NB7N017M采用的是> 3.5 GHz的8位可编程
减计数器。一个选择引脚， SEL ，用于两者之间的选择
即，帕[0：7 ]和Pb [ 0：7] ，存储在REGA和REGB
分别。两个并行加载销，PLA和PLB ，用来加载
电平触发的编程寄存器，雷加和REGB ，
分别。差分时钟使能， CE ，引脚可用。
该NB7N017M提供差分输出， TC 。终端计数
一个时钟周期输出，TC变为高电平时，计数器有
达到了全零状态。为了降低输出相位噪声， TC是
重新定时的上升沿触发的锁存器。
最大输入时钟频率> 3.5 GHz的典型
差分CLK时钟输入
差分CE时钟使能输入
差SEL字选择输入
50
W
内部输入和输出端接电阻
差分TC终端数输出
所有输出16毫安CML 50
W
内源终端
到V
CC
所有的单端控制引脚的CMOS和PECL / NECL
兼容
计数器编程使用一种两个单端词，
帕[0：7 ]和Pb [ 0：7] ，存储在REGA和REGB
雷加和REGB实现与电平触发锁存
兼容现有的3.3 V LVEP ， EP和SG设备
有能力的程序，而不干扰电流设置的分频器
正CML输出工作范围： V
CC
= 3.0 V至3.465 V
随着V
EE
= 0 V
负CML输出工作电压范围： V
CC
= 0 V
随着V
EE
= -3.0 V至-3.465 V
V
BB
参考电压输出
CML输出电平： 400 mV峰峰值输出50
W
接收器
电阻TO V
CC
无铅包可用*
http://onsemi.com
1
52
QFN52
MN后缀
CASE 485M
标记图*
52
1
NB7N
017M
AWLYYWW
NB7N017M
A
WL
YY
WW
=器件代码
=大会现场
=晶圆地段
=年
=工作周
*有关其他标识信息，请参阅
应用笔记AND8002 / D 。
订购信息
请参阅包装详细的订购和发货信息
尺寸部分本数据手册的第18页上。
*有关我们的无铅策略的更多信息
和焊接的详细信息，请下载ON半自动
导体焊接与安装技术REF-
erence手册， SOLDERRM / D 。
半导体元件工业有限责任公司， 2004年
2004年11月
第0版
1
出版订单号：
NB7N017M/D
NB7N017M
表1.引脚说明
引脚名称
CLK
CE
MR
I / O
ECL ， CML ， LVCMOS ，
LVDS ， LVTTL输入
ECL ， CML ， LVCMOS ，
LVDS ， LVTTL输入
CMOS ， ECL输入
默认
状态
低
单/差分
（注1及2 ）
迪FF erential
迪FF erential
单身
时钟
时钟使能
异步主复位：计数器设置为0000至0000
重装在接下来的CLK脉冲，雷加和REGB = 1111和1111
TC = 1 。
分频选择
平行装载计数器锁存从帕[0：7 ] ，铅[0： 7]（等级
触发）
终端计数， 16毫安CML输出50
W
来源
终止V
CC
（注5 ）
计数器程序引脚。 CMOS和PECL / NECL兼容
PA7 = MSB ， PB7 = MSB
正电源
负电源
50
W
内部输入终端电阻（注6 ）
描述
SEL
PLA， PLb级
TC
帕[0：7 ] ，铅[0：7 ]
V
CC
V
EE
VTCLK ， VTCLK ，
VTSEL ， VTSEL
VTCE ， VTCE
V
BB
NC
EP
ECL ， CML ， LVCMOS ，
LVDS ， LVTTL输入
CMOS ， ECL输入
CML输出
CMOS ， ECL输入
动力
动力
终止
低
高
迪FF erential
单身
迪FF erential
单身
迪FF erential
产量
不适用
CMOS / ECL参考电压输出
无连接（注4 ）
裸露焊盘（注3 ）
1.所有高速输入和输出是差分来提高性能。
2.所有单端输入是CMOS和NECL / ECL兼容。
3.所有V
CC
和V
EE
引脚必须从外部连接到外部电源电压，以保证器件正常工作。热
在包底部（参见壳体图纸）裸露焊盘（EP ）必须被连接到一个散热导管。裸焊盘键合到最低
电压电势，V
EE
.
4. NC引脚电连接到所述模具，并且必须保持打开状态。
5. CML输出需要50
W
接收端接电阻到V
CC
正确操作。
6.当输入端接插针连接到公共终端电压的差动结构，并且如果没有信号被施加
然后该装置将易受自激振荡。
http://onsemi.com
3
NB7N017M
表2. CE真值表
CE
低
高
时钟状态
时钟禁用
时钟启用
低
高
表3. SEL真值表
SEL
当前的寄存器
REGA
REGB
表4.寄存器编程值的各种分频比
Pa7/Pb7
0
0
0
0
1
1
1
Pa6/Pb6
0
0
0
0
1
1
1
Pa5/Pb5
0
0
0
0
1
1
1
Pa4/Pb4
0
0
0
0
1
1
1
Pa3/Pb3
0
0
0
0
1
1
1
Pa2/Pb2
0
0
0
0
1
1
1
Pa1/Pb1
0
0
1
1
0
1
1
Pa0/Pb0
0
1
0
1
1
0
1
除以
未定义
2
3
4
254
255
256
表5.功能表
MR
H
L
L
L
L
L
解放军
X
H
L
L
L
X
PLB
X
L
H
L
L
X
SEL
X
X
X
L
H
X
CE
X
X
X
H
H
L
CLK
X
X
X
Z
Z
X
功能
主复位（计数器设定为0000 0000 ，雷加和REGB编程为1111和1111
TC至1）
REGA是透明的帕[0：7 ]
REGB是透明的Pb [0：7 ]
计数;在TC脉冲，从雷加负载柜
计数;在TC脉冲，从REGB负载柜
HOLD
X
不在乎
H
高
L
低
Z
上升沿
http://onsemi.com
4
QQ：2881677436 复制
