74F543
八进制锁存收发器采用双能;三态
版本04 - 2010年1月26日
产品数据表
1.概述
的74F543八进制锁存收发包含两组D型锁存器，用于临时
存储由于在任一方向的数据佛罗里达州的。单独的锁存使能（ LEAB ， LEBA ）和输出
使能提供给每个（ OEAB ， OEBA ）输入寄存器允许独立控制
的任一方向的数据传输。在A输出保证吸收24毫安而B
输出额定64 mA的电流。
2.特点
I
I
I
I
I
I
I
结合74F245和74F373型功能于一体的设备
8位八进制收发器， D型锁存器
背到背寄存器存储
每个方向的数据溢流单独控制
A输出能力： 20毫安到
3
mA
B输出能力： 64毫安到
15
mA
公交为导向的应用三态输出
3.订购信息
表1中。
订购信息
包
温度范围名称
N74F543D
N74F543DB
0
°C
+70
°C
0
°C
+70
°C
SO24
SSOP24
描述
塑料小外形封装; 24线索;
体宽7.5毫米
塑料小外形封装; 24线索;
体宽5.3毫米
VERSION
SOT137-1
SOT340-1
类型编号
恩智浦半导体
74F543
八进制锁存收发器采用双能;三态
5.管脚信息
5.1钢钉
74F543
LEBA
OEBA
A0
A1
A2
A3
A4
A5
A6
1
2
3
4
5
6
7
8
9
24 V
CC
23 EBA
22 B0
21 B1
20 B2
19 B3
18 B4
17 B5
16 B6
15 B7
14 LEAB
13 OEAB
001aal173
A7 10
EAB 11
GND 12
图4 。
引脚CON组fi guration
5.2引脚说明
表2中。
符号
LEBA
OEBA
A0到A7
EAB
GND
OEAB
LEAB
B0到B7
EBA
V
CC
[1]
引脚说明
针
1
2
描述
B对A锁存使能输入（低电平有效）
B对A输出使能输入（低电平有效）
机组负荷
HIGH / LOW
1.0/1.0
1.0/1.0
投入3.5 / 1.0 ;
输出四十零分之一百五十○
1.0/2.0
1.0/1.0
1.0/1.0
负载值
[1]
HIGH / LOW
20
A/0.6
mA
20
A/0.6
mA
投入70
A/0.6
毫安;
输出3.0毫安/ 24毫安
20
A/1.2
mA
20
A/0.6
mA
20
A/0.6
mA
3 ，4，5 ，6，7 ，8，9 ，数据输入或输出
10
11
12
13
14
22, 21, 20, 19,
18, 17, 16, 15
23
24
A到B使能输入（低电平有效）
接地（ 0 V ）
A到B输出使能输入（低电平有效）
A到B锁存使能输入（低电平有效）
数据的输入或输出
B对A使能输入（低电平有效）
正电源电压
投入3.5 / 1.0 ;
投入70
A/0.6
毫安;
输出750 / 106.7输出15毫安/ 64毫安
1.0/2.0
20
A/1.2
mA
一个FAST单位负载（ UL ）是德网络定义为20
一个高的状态， 0.6
一低的状态。
74F543_4
NXP B.V. 2010保留所有权利。
产品数据表
版本04 - 2010年1月26日
3 15
恩智浦半导体
74F543
八进制锁存收发器采用双能;三态
6.功能描述
6.1功能表
表3中。
输入
OExx
H
X
L
L
L
L
[1]
功能选择
[1]
产量
EXX
X
H
↑
L
L
L
LExx
X
X
L
↑
L
H
一个或Bn的
X
X
h
l
h
l
H
L
X
BN或
Z
Z
Z
Z
H
L
H
L
NC
HOLD
透明
锁存+显示器
残疾人士+锁存
残
状态
H =高电压电平;
H =高电平一个建立时间之前LEXX或EXX （ XX = AB或BA ）的低到高的时钟跳变;
L =低电压电平;
L =低电平一个建立时间之前LEXX或EXX （ XX = AB或BA ）的低到高的时钟跳变;
↑
=低到高LEXX或EXX （ XX = AB或BA ）的时钟跳变;
NC =无变化;
X =不关心;
Z =高阻关断状态。
6.2说明
该74F543包含两组八D型锁存器，具有单独的控制引脚用于各
设置的。
使用数据溢流从A到B为例，当A到B启用（ EAB ）输入时，
A到B锁存使能（ LEAB ）输入和A到B的输出锁存使能（ OEAB ）都低，
在A到B的路径是透明的。
在LEAB信号的后续低到高的转变提出了一个数据进入锁存器
它的存储和B输出不再与A输入更改。随着EAB和
OEAB都为低时，三态B输出缓冲器是有效的，并在显示数据本
在A的输出锁存器。
从B到的数据溢流的控制是相似的，但使用的EBA ， LEBA和OEBA投入。
74F543_4
NXP B.V. 2010保留所有权利。
产品数据表
版本04 - 2010年1月26日
4 15
恩智浦半导体
74F543
八进制锁存收发器采用双能;三态
7.极限值
表4 。
极限值
按照绝对最大额定值系统（ IEC 60134 ） 。
符号
V
CC
V
I
V
O
I
IK
I
O
参数
电源电压
输入电压
输出电压
输入钳位电流
输出电流
在高输出状态
V
I
＆ LT ; 0 V
在低输出状态
引脚A0到A7
销B0到B7
T
AMB
T
英镑
[1]
[2]
[1]
[1]
条件
民
0.5
0.5
0.5
30
-
-
[2]
最大
+7.0
+7.0
+5.5
+5
48
128
70
+150
单位
V
V
V
mA
mA
mA
°C
°C
环境温度
储存温度
在自由空气
0
65
如果输入和输出电流额定值是所观察到的输入和输出电压额定值可能被超过。
的高性能的性能能力的集成电路结合其热环境可以创建结
温度，这是不利于可靠性。该集成电路的最高结温不能超过150
°C.
8.推荐工作条件
表5 。
符号
V
CC
V
IH
V
IL
I
IK
I
OH
I
OL
推荐工作条件
参数
电源电压
高电平输入电压
低电平输入电压
输入钳位电流
高电平输出电流
低电平输出电流
引脚A0到A7
销B0到B7
引脚A0到A7
销B0到B7
条件
民
4.5
2.0
-
-
3
15
-
-
典型值
5.0
-
-
-
-
-
-
-
最大
5.5
-
0.8
18
-
-
24
64
单位
V
V
V
mA
mA
mA
mA
mA
74F543_4
NXP B.V. 2010保留所有权利。
产品数据表
版本04 - 2010年1月26日
5 15
飞利浦半导体
产品speci fi cation
八路挂号收发器
74F543
74F544
特点
74F543, 74F544
八路寄存收发器，非反相（三态）
八路寄存收发器，反相93国）
功能说明
的74F543和74F544包含两组8 D型锁存器
为每个集合单独的输入和控制。用于从所述的数据流，以
B，例如A到B启用（ EAB ）输入要低，以
从A0输入数据 - A7或采取从数据B0 - B7 ，如指示
功能表。随着EAB低，对A到B锁存低信号
使能（ LEAB ）输入使得A到B锁存透明;一
随后由低到高转变为LEAB信号放
一个锁存器中的存储模式和它们的输出不再变化
与A输入。随着EAB和OEAB既低，三态
B输出缓冲器是有效的，并显示该数据存在于
在A锁存器输出。数据的控制，从B流向A是类似的，
但使用EBA， LEBA和OEBA输入。
典型
传播
延迟
6.0ns
6.5ns
典型
电源电流
（总）
80mA
95mA
在一个芯片Combines74F245和74F373型函数
8位八进制收发器， D型锁存器
74F543非反相
背到背寄存器存储
每个方向的数据溢流单独控制
A输出吸入20mA的电流源3毫安
B输出下沉64毫安和源15毫安
公交为导向的应用三态输出
74F543的SSOP II型封装
描述
该74F543和74F544八路注册收发器包含两个
集D型锁存器，用于使在数据的临时存储任
方向。独立的锁存使能（ LEAB ， LEBA ）和输出使能
提供给每个寄存器以允许（ OEAB ， OEBA ）输入
输入和输出中的任一方向的独立控制
数据流。而74F543具有非反相数据路径，该74F544
反转在两个方向上的数据。在A输出，保证下沉
24毫安，而B输出的额定64毫安。
74F544反相
TYPE
74F543
74F544
订购信息
描述
商用系列
V
CC
= 5V
±10%,
T
A
= 0 ° C至+ 70°C
N74F543N,
N74F544N
N74F543D,
N74F544D
74F543DB
制图
数
SOT222–1
SOT137-1
SOT340-1
24引脚塑料裸泳（ 300MIL ）
24引脚塑料溶胶
24引脚塑封SSOP II型
输入和输出负载和扇出表
引脚
A0 - A7
B0 - B7
OEAB
74F543
74F544
OEBA
EAB
EBA
LEAB
LEBA
74F543
A0 - A7
B0 - B7
74F544
A0 - A7
B0 - B7
描述
端口A ，三态输入
端口B ，三态输入
A到B输出使能输入（低电平有效）
B对A输出使能输入（低电平有效）
A到B使能输入（低电平有效）
B对A使能输入（低电平有效）
A到B锁存使能输入（低电平有效）
B对A锁存使能输入（低电平有效）
端口A ，三态输出
端口B ，三态输出
端口A ，三态输出
端口B ，三态输出
74F(U.L.)
HIGH / LOW
3.5/1.0
3.5/1.0
1.0/1.0
1.0/1.0
1.0/2.0
1.0/2.0
1.0/1.0
1.0/1.0
150/40
750/106.7
150/40
750/106.7
负载值
HIGH / LOW
70A/0.6mA
70A/0.6mA
20A/0.6mA
20A/0.6mA
20A/1.2mA
20A/1.2mA
20A/0.6mA
20A/0.6mA
3.0mA/24mA
15mA/64mA
3.0mA/24mA
15mA/64mA
注意：
一（ 1.0 ）快速机组负荷的定义是： 20μA的高状态， 0.6毫安在低状态。
1994年12月5日
2
853-0874 14379
飞利浦半导体
产品speci fi cation
八路挂号收发器
74F543, 74F544
引脚配置 - 74F543
LEBA
OEBA
A0
A1
A2
A3
A4
A5
A6
1
2
3
4
5
6
7
8
9
24 V
CC
23 EBA
22 B0
逻辑符号 - 74F543
3
4
5
6
7
8
9
10
A0 A1 A2 A3 A4 A5 A6 A7
21 B1
20 B2
19 B3
18 B4
17 B5
16 B6
15 B7
14 LEAB
13 OEAB
V
CC
= 24 PIN
GND = 12 PIN
22 21 20 19 18 17 16 15
B0 B1 B2 B3 B4 B5 B6 B7
11
23
14
1
EAB
EBA
LEAB
LEBA
OEAB
OEBA
13
2
A7 10
EAB 11
GND 12
SF00237
SF00238
逻辑符号（ IEEE / IEC ） - 74F543
2
23
1
13
11
14
IEN3
G1
1C5
2EN4
G2
2C6
3
4
5
6
7
8
9
10
3
6D
5D
4
22
21
20
19
18
17
16
15
SF00239
1994年12月5日
3
飞利浦半导体
产品speci fi cation
八路挂号收发器
74F543, 74F544
引脚配置 - 74F544
LEBA
OEBA
A0
A1
A2
A3
A4
A5
A6
1
2
3
4
5
6
7
8
9
24 V
CC
23 EBA
22 B0
逻辑符号 - 74F544
3
4
5
6
7
8
9
10
A0 A1 A2 A3 A4 A5 A6 A7
21 B1
20 B2
19 B3
18 B4
17 B5
16 B6
15 B7
14 LEAB
13 OEAB
V
CC
= 24 PIN
GND = 12 PIN
22 21 20 19 18 17 16 15
B0 B1 B2 B3 B4 B5 B6 B7
11
23
14
1
EAB
EBA
LEAB
LEBA
OEAB
OEBA
13
2
A7 10
EAB 11
GND 12
SF00240
SF00242
逻辑符号（ IEEE / IEC ） - 74F544
2
23
1
13
11
14
IEN3
G1
1C5
2EN4
G2
2C6
功能表的74F543和74F544
输入
OExx
H
X
L
L
22
21
20
19
18
17
16
15
输出
数据
X
X
h
l
h
l
H
L
X
74F543
Z
Z
Z
Z
H
L
H
L
NC
74F544
Z
Z
Z
Z
L
H
L
H
NC
状态
残
残
禁用+
LATCH
锁存+
显示
透明
HOLD
EXX
X
H
↑
↑
L
L
L
L
L
LExx
X
X
L
L
↑
↑
L
L
H
3
4
5
6
7
8
9
10
3
6D
5D
4
L
L
L
L
L
H
L
h
SF00241
=高电压电平
=低电压电平
=高状态必须是之前眼前人建立时间
由低到高的LEXX或EXX （ XX = AB或BA ）的过渡
l
=低状态前必须出席一个设置时间
由低到高的LEXX或EXX （ XX = AB或BA ）的过渡
↑
=低到高LEXX或EXX XX = AB或BA的转变
X =无关
NC =无变化
Z =高阻抗“关闭”状态
1994年12月5日
4
QQ：2881677436 复制
