飞利浦半导体FAST产品
产品speci fi cation
算术逻辑单元
74F181
特点
提供了16个算术运算：加，减，比较，
双;再加上其他12个算术运算
引脚配置
B0 1
A0
S3
S2
S1
S0
Cn
M
2
3
4
5
6
7
8
9
24 V
CC
23 A1
22 B1
21 A2
20 B2
19 A3
18 B3
17 G
16 C
n+4
15 P
14 A = B
13 F3
提供两个变量的所有16个逻辑运算：异或，
比较，AND， NAND，NOR ，OR加10其他的逻辑运算
全先行进了长高速运算
WORDS
速度比“ S181只有30 ％ ” 40 ％ S181功耗
可在300MIL宽超薄24脚双列直插式封装
描述
该74F181是一个4位高速并行算术逻辑单元
（ALU） 。由四个功能选择输入（ S0 - S3）控制，
的模式控制输入（M），它可以执行所有的16个可能的逻辑
在高有效或操作或16个不同的算术运算
低有效的操作数。功能表列出了这些操作。
F0
F1 10
F2 11
GND 12
SF00193
TYPE
74F181
典型传播延迟
7.0ns
典型
电源电流
（总）
43mA
订购信息
描述
24引脚塑料DIP斯利姆（ 300万）
24引脚塑料溶胶
商用系列
V
CC
= 5V
±10%,
T
AMB
= 0 ° C至+ 70°C
N74F181N
N74F181D
输入和输出负载和扇出表
引脚
A0–A3
B0–B3
M
S0–S3
Cn
C
n+4
P
G
A-B
F0–F3
注意：
描述
一个操作数输入
B操作数输入
模式控制输入
功能选择输入
进位输入
进位输出
进位传送输出
卡里生成输出
比较输出
输出
74F （ U.L. ） HIGH / LOW
1.0/3.0
1.0/3.0
1.0/1.0
1.0/4.0
1.0/5.0
50/33
50/33
50/33
OC/33
50/33
负载值高/低
20A/1.8mA
20A/1.8mA
20A/0.6mA
20A/2.4mA
20A/3.0mA
1.0mA/20mA
1.0mA/20mA
1.0mA/20mA
OC/20mA
1.0mA/20mA
一（ 1.0 ）快速机组负荷的定义是： 20μA的高状态， 0.6毫安在低状态。
OC =集电极开路
1989年3月3日
1
853–0351 95947
飞利浦半导体FAST产品
产品speci fi cation
算术逻辑单元
74F181
当模式控制输入（M ）为高电平时，所有内部进行的
抑制和装置执行的逻辑操作的个人
位作为列。当模式控制输入为低电平时，携带的
使能和该设备执行的算术运算的两个
4位的字。该器件集成了完整的内部先行进
并且可以通过使用C装置之间脉动进
n+4
输出，或者使用信号的包之间的先行进
P（进位传送）和G （进生成） 。 P和G是不
受进位。当速度的要求并不严格，它
可以通过连接的进位被用来以简单的脉动进位模式
输出（C
n+4
）信号到下一个单元的进位输入（ Cn）的。为
高速运转中，该设备一起使用的
74F182先行进位电路。一个先行进包
需要为每个组的4 74F181器件。进行前瞻
可以在不同的层次上提供，并提供高速性能
在极长的字长。
从设备输出的A = B变为高电平时，所有的四架F输出
都高，并且可以被用于指示逻辑等价超过4位
当本机处于减法模式。在A = B输出
集电极开路，可线与其他A = B输出给
对于多于4个比特的比较。 A = B的信号也可以用来
与C
n+4
信号以指示A>B和A<B 。功能表
列出了在无进位中所执行的算术运算。
一个输入进位加一个1至每个操作。因此，选择代码
LHHL生成减B减1 （二进制补码）
无进位，并产生减B时，进位应用。
由于减法是通过互补的实际执行
除了（ 1的补数） ，一个开展方式借贷。因此，一
当没有下溢，不进是进位产生
当出现下溢产生的。如所指出的，该装置可以是
有两种生成低有效输出或低有效投入使用
以生产活性高输出高有效输入。对于任何一个
情况下，该表列出了被执行的，该操作
操作数标记逻辑符号内。
模式选择功能表
模式选择输入
S3
L
L
L
L
L
L
L
L
H
H
H
H
H
H
H
H
H
L
*
**
=
=
=
=
S2
L
L
L
L
H
H
H
H
L
L
L
L
H
H
H
H
S1
L
L
H
H
L
L
H
H
L
L
H
H
L
L
H
H
S0
L
H
L
H
L
H
L
H
L
H
L
H
L
H
L
H
ACTIVE HIGH INPUTS &产出
逻辑（M = H）的
A
A + B
AB
逻辑0
AB
B
A-B
AB
A + B
A-B
B
AB
逻辑1
A + B
A + B
A
算术** （M = L） （CN = H ）
A
A + B
A + B
减1
A加AB
（A + B）和AB
A减B减1
AB减1
A加AB
A加B
（A + B）和AB
AB减1
A加A *
（ A + B ），加上一个
（ A + B ），加上一个
A减1
低电平有效输入&产出
逻辑（M = H）的
A
AB
A + B
逻辑1
A + B
B
A-B
A + B
AB
A-B
B
A + B
逻辑0
AB
AB
A
算术** （M = 1） （ CN = L）
A减1
AB减1
AB减1
减1
加号（ A + B ）
AB加（ A + B ）
A减B减1
A + B
加号（ A + B ）
A加B
AB加（ A + B ）
A + B
A加A *
AB再加上
AB再加上
A
高电压电平
低电压电平
每个比特被移位到下一个更显著位置。
算术运算的二进制补码表示。
1989年3月3日
4
飞利浦半导体FAST产品
产品speci fi cation
算术逻辑单元
74F181
表1和方式测试
功能输入： S0 = S3 = 4.5V ， S1 = S2 = M = 0V
参数
t
PLH
, t
PHL
t
PLH
, t
PHL
t
PLH
, t
PHL
t
PLH
, t
PHL
t
PLH
, t
PHL
t
PLH
, t
PHL
t
PLH
, t
PHL
t
PLH
, t
PHL
t
PLH
, t
PHL
输入
被测
A
i
B
i
A
i
B
i
A
i
B
i
A
i
B
i
Cn
其他输入，相同的位
适用于4.5V
B
i
A
i
B
i
A
i
无
无
无
无
无
适用GND
无
无
无
无
B
i
A
i
B
i
A
i
无
其他数据输入
适用于4.5V
剩下的A和B
剩下的A和B
无
无
其余B
其余B
其余B
其余B
所有A
适用GND
Cn
Cn
剩下的A，B ，CN
剩下的A，B ，CN
其余A，道道通
其余A，道道通
其余A，道道通
其余A，道道通
所有的B
产量
被测
F
i
F
i
P
P
G
G
C
n+4
C
n+4
任何F或
n+4
表2. diff模式测试
功能输入： S1 = S2 = 4.5V ， S0 = S3 = M = 0V
参数
t
PLH
, t
PHL
t
PLH
, t
PHL
t
PLH
, t
PHL
t
PLH
, t
PHL
t
PLH
, t
PHL
t
PLH
, t
PHL
t
PLH
, t
PHL
t
PLH
, t
PHL
t
PLH
, t
PHL
t
PLH
, t
PHL
t
PLH
, t
PHL
输入
被测
A
i
B
i
A
i
B
i
A
i
B
i
A
i
B
i
A
i
B
i
Cn
其他输入，相同的位
适用于4.5V
无
A
i
无
A
i
B
i
无
无
A
i
B
i
无
无
适用GND
B
i
无
B
i
无
无
A
i
B
i
无
无
A
i
无
其他数据输入
适用于4.5V
剩下的一
剩下的一
无
无
无
无
剩下的一
剩下的一
无
无
所有的A和B
适用GND
剩余B ，CN
剩余B ，CN
剩下的A，B ，CN
剩下的A，B ，CN
剩下的A，B ，CN
剩下的A，B ，CN
剩余B ，CN
剩余B ，CN
剩下的A，B ，CN
剩下的A，B ，CN
无
产量
被测
F
i
F
i
P
P
G
G
A-B
A-B
C
n+4
C
n+4
任何F或
n+4
表3.逻辑模式测试
功能输入： S1 = S2 = 4.5V ， S0 = S3 = 0V
参数
t
PLH
, t
PHL
t
PLH
, t
PHL
输入
被测
A
i
B
i
其他输入，相同的位
适用于4.5V
B
i
A
i
适用GND
无
无
其他数据输入
适用于4.5V
无
无
适用GND
剩下的A，B ，CN
剩下的A，B ，CN
产量
被测
F
i
F
i
绝对最大额定值
（操作超出列于该表中，可能会损害设备的使用寿命的限制。
除非另有说明，这些限制在工作自由空气的温度范围内。 ）
符号
V
CC
V
IN
I
IN
V
OUT
I
OUT
T
AMB
T
英镑
电源电压
输入电压
输入电流
施加电压输出高输出状态
目前适用于输出低输出状态
工作自由空气的温度范围内
存储温度范围
参数
等级
-0.5到+7.0
-0.5到+7.0
-30至+5
-0.5到V
CC
40
0至+70
-65到+150
单位
V
V
mA
V
mA
°C
°C
1989年3月3日
5
QQ：2881677436 复制
