MX98728EC
GMAC
单芯片10/100快速以太网控制器
对于一般应用
1.6kb的TX FIFO ，支持最大网络吞吐量
把在全双工模式
分组缓冲器的16/8位SRAM接口支持
端起突发的DMA芯片的FIFO
灵活的数据包缓冲区分区，寻址空间
高达1MB
NWAY自动协商功能，自动设置
了网络速度和协议
3环回模式进行系统级故障诊断
支持64位的哈希表组播地址，
广播控制。
可选EEPROM配置，支持1K位，
4K位EEPROM接口
支持软件EEPROM接口，便于向上
等级EEPROM内容
5V CMOS在160 PQFP封装
1.0功能
32位通用异步总线architec-
TURE高达33MHz的方便了系统的应用
单芯片解决方案集成的10/100收发器TP
降低总体成本
可选的MII接口，用于外部收发器。
完全符合IEEE 802.3u标准规范。
支持32/16位X1 ， X2，X4突发读取传输
用于接收数据包缓冲区
通过IO数据包缓冲区的访问映射端口或
主机DMA，用于各种各样的总线应用
可编程总线完整性检查定时器，中断
断言方案
支持16/8位的数据包缓冲区中的数据的宽度和32 /
16位主机总线数据宽度
独立发送和接收FIFO ，支持全笃
复杂模式，独立的TX和RX通道
丰富的片内寄存器，支持多种
网络管理功能
1.1简介
MX98728EC （GMAC ）是一种通用的单芯片
10/100快速以太网控制器。无胶合逻辑或非常
一些额外的逻辑，它可以在各种系统中使用
通过它的主机总线接口的应用程序。单芯片
解决方案将有助于降低系统成本，不仅对IC
指望还能对电路板尺寸。全NWAY功能
10/100收发器将缓解现场安装。
只需将芯片中，它会连接自己与
提供最好的协议。
所述的数据高速缓冲存储器也被用于在主机总线上传送的
十六分之三十二位突发读取主机数据端口上的至多4个数据
转移在一个周期。两个手抖动信号
的数据通信过程中向主机总线接口
端口传输的简单且快速的系统集成
器。智能内置SRAM总线仲裁器会管理
从主机总线访问所有的SRAM的访问请求，
发射本地DMA和接收本地DMA 。
本地DMA的帮助下系的16/8位SRAM接口
统的开发，以优化性能。该BE-
这些本地DMA的havior可以很容易地调整
可选的比特的芯片上。 （术语"packet buffer"
和"packet memory"可互换使用在此
文件） 。
使用可编程接收数据包中断方案
一个计时器（ RXINTT ）和分组计数器（ RXINTC ）允许
系统开发者来调整中断交通。在重
人为对象中断断言时机也可编程
对于不同的系统应用。通用主机
接收分组计数器（ HRPKTCNT ）也被提供给
主机的缓冲器管理目的。
公交完整性检查功能允许系统恢复
从总线挂起或过长的总线访问。
BICT （总线完整性检查定时器）可以被编程
中止运行异常长的任何总线访问。基于
多播和广播帧的过滤被支撑成
最大限度地减少了不必要的网络通信量。
MX98728EC还配备了背到背
传输能力，它允许软件作为火
许多需要在一个单一的命令传输数据包。
接收FIFO也允许背到背recep-
化。可选的EEPROM可被用来存储该MAC
ID和其他配置信息。所有选项
包括MAC ID可以通过主机进行编程
界面。
P / N ： PM0723
REV 。 1.0 ，七月13 ， 2000
1
MX98728EC
2.1引脚说明： （所有内部上拉为168K欧姆，下拉为70K欧姆）
主机总线接口
针＃
143
19-12,
101-103,
105-106,
108-114,
122-125,
92-97,
99, 100
117-120,
126-129,
131-133,
136,138-140
126
引脚名称
CLKIN
D[31:0]
TYPE
我， TTL
I / O， 4毫安
描述
不使用时， NC表示。
主机数据位[ 31 ： 0 ] ：
A[15:1]
我， 4毫安
A11(RXC)
我， TTL
127
A10(RXDV)
我， TTL
128
A9(CRS)
我， TTL
129
A8(COL)
我， TTL
141
137
NC
SRDY
O， 4毫安
主机总线地址位[15 ： 1 ] ：在32位模式下， H16_32 = 0 ，
所有的主机的访问是32位宽。当H16_32 = 1 ，所有
主机的访问是16位宽。 （内部上拉） 。
A11 ， A10 ， A9 ， A8在MII模式的其他定义。
主机总线地址位11中，当片内收发器的情况下，
它被用在A [15 ：1] ，在MII模式时，它被定义为
接收时钟RXC （为25MHz或2.5MHz的），当该引脚为
作为地址位，在内部接地，直到Reg50.6
（ A11A8EN位）设置为启用此引脚作为解码
地址位。
主机总线地址位10中，当片内收发器的情况下，
它被用在A [15 ：1] ，在MII模式时，它被定义为
接收数据有效RXDV信号。当该引脚为
作为地址位，在内部接地，直到Reg50.6
（ A11A8EN位）设置为启用此引脚作为解码
地址位。
主机总线地址故障Bit9 ，当片上收发器的情况下，
它被用在A [15 ：1] ，在MII模式时，它被定义为
运营商相同的CRS信号。当该引脚为
作为地址位，在内部接地，直到Reg50.6
（ A11A8EN位）设置为启用此引脚作为解码
地址位。
主机总线地址位8中，当片内收发器的情况下，
它被用在A [15 ：1] ，在MII模式时，它被定义为
碰撞COL信号。当该引脚用作地址
位，它在内部接地，直到Reg50.6 （ A11A8EN位）
设置为启用该引脚作为地址位的解码。
NC表示：未连接。
同步就绪：高有效的写周期
指示数据被固定的周期可以是装订
ished 。
P / N ： PM0723
REV 。 1.0 ，七月13 ， 2000
5
QQ：2881677436 复制
