MX23C4100
4M- BIT [ 512K ×8 / 256K ×16 ]的CMOS掩膜ROM
特点
可切换机构
- 512K ×8 （字节模式）
- 256K ×16 （字模式）
单+ 5V电源
快速存取时间：一百二分之一百/ 150/ 200纳秒
完全静态的操作
完全兼容TTL
工作电流： 60毫安
包
- 40引脚DIP （ 600密耳）
- 40引脚SOP
概述
该MX23C4100是5V只， 4M位，只读
内存。它是作为512Kx8位（字节模式）或
作为256Kx16位（字模式）根据字节（引脚
31）的电压电平。 MX23C4100有一个静态待机
模式，并具有一百二分之百/ 150/ 200纳秒的存取时间。
它被设计成与所有的微处理器兼容
及类似应用中的高性能，大
位存储和简单的接口是重要的设计
注意事项。
MX23C4100提供自动断电，加电用
由芯片使能（ CE / CE ）输入控制下来。当
CE / CE没有被选中，该设备会自动权力
下来，并保持在低功率待机模式中，只要
作为CE / CE保持在未被选择的模式。
在OE / OE输入以及CE / OE输入可以是亲
编程低电平有效。
引脚配置
40 PDIP / SOP
A17
A7
A6
A5
A4
A3
A2
A1
A0
CE / CE
VSS
OE / OE
Q0
Q8
Q1
Q9
Q2
Q10
Q3
Q11
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
A8
A9
A10
A11
A12
A13
A14
A15
A16
字节
VSS
Q15/A-1
Q7
Q14
Q6
Q13
Q5
Q12
Q4
VCC
框图
CE / CE
OE / OE
字节
Q15/A-1
控制
逻辑
产量
缓冲器
Q0~Q14
A0~A17
地址
输入
.
.
.
.
.
.
.
.
y解码器
.
.
.
.
.
.
.
.
y解码器
X解码器
4M位
ROM ARRAY
MX23C4100
VCC
VSS
引脚说明
符号
A0~A17
Q0~Q14
CE / CE
OE / OE
字节
Q15/A-1
VCC
VSS
引脚功能
地址输入
数据输出
芯片使能输入
输出使能输入
字/字节选择
Q15 （字模式） / LSB地址（字节
模式）
电源引脚（ + 5V ）
接地引脚
REV 。 3.4 ，十月17 ， 2000
P / N ： PM0136
1
MX23C4100
BYTE函数的真值表
字节模式（字节= VSS ）
CE
OE / OE
D15/A-1
H
X
X
L
L
L / H
H / L
X
A- 1输入
模式
未选择
未选择
选
D0-D7
高Z
高Z
DOUT
电源电流
待机（ ICC2 ）
工作（ ICC1 ）
工作（ ICC1 ）
记
1
1
1
字模式（字节= VCC）
CE
OE / OE
D15/A-1
H
X
高Z
L
L
L / H
H / L
高Z
DOUT
模式
未选择
未选择
选
D0-D7
高Z
高Z
DOUT
电源电流
待机（ ICC2 ）
工作（ ICC1 ）
工作（ ICC1 ）
记
1
1
1
注1 ： X = H或L
绝对最大额定值*
等级
工作环境温度
储存温度
应用输入电压
应用输出电压
VCC对地电位
功耗
价值
0°至70℃
C
-65 ° C至125 °
C
-0.5V至7.0V
-0.5V至7.0V
-0.5V至7.0V
1.0W
*注意：
应力超过绝对最大上市
额定值可能会导致器件永久性损坏。这
是一个压力等级的设备只有和功能操作
在这些或任何上述的那些其他条件中指示的
本规范的业务部门是不是暗示。 EX-
曝光在绝对最大额定值条件下，其
期间可能会影响其可靠性。
DC特性
（大= 0 ° C 70 ° C， VCC = 5V ±10 ％ ）
项
输出高电压
输出低电压
输入高电压
输入低电压
输入漏电流
输出漏电流
掉电电源电流
待机电源电流
工作电源电流
符号
VOH
VOL
VIH
VIL
ILI
国际劳工组织
ICC3
ICC2
ICC1
分钟。
2.4V
-
2.2V
-0.3V
-
-
-
-
-
马克斯。
-
0.4V
VCC+0.3V
0.8V
10uA
10uA
100uA
1.0mA
60mA
条件
IOH = -1.0mA
IOL = 2.1毫安
VIN = 0至5.5V
VOUT = 0 5.5V
CE>VCC-0.2V
CE = VIH
注1
P / N ： PM0136
REV 。 3.4 ，十月17 ， 2000
2
MX23C4100
电容
（ TA = 25 ° C，F = 1.0MHz的（注2 ） ）
项
输入电容
输出电容
符号
CIN
COUT
分钟。
-
-
马克斯。
10
10
单位
pF
pF
条件
VIN=0V
VOUT=0V
AC特性
（大= 0 ° C 70 ° C， VCC = 5V ±10 ％ ）
项
符号
23C4100-10
分钟。
周期
地址访问时间
输出保持时间后
地址变更
芯片使能存取时间
输出使能/片选
存取时间
输出低Z延迟
输出高阻延迟
字节访问时间
字节的输出保持时间
字节的输出延迟时间
字节的输出设置时间
TLZ
太赫兹
tBHA
tOHB
tBHZ
tBLZ
0ns
-
-
0ns
-
-
-
20ns
100ns
-
70ns
10ns
0ns
-
-
0ns
-
10ns
-
70ns
120ns
-
70ns
-
0ns
-
-
0ns
-
10ns
-
70ns
150ns
-
70ns
-
0ns
-
-
0ns
-
10ns
-
70ns
200ns
-
70ns
-
注3
注4
TACE
TAOE
-
-
100ns
50ns
-
-
120ns
70ns
-
-
150ns
80ns
-
-
200ns
90ns
TCYC
TAA
TOH
100ns
-
0ns
马克斯。
-
100ns
-
23C4100-12
分钟。
120ns
-
0ns
马克斯。
-
120ns
-
23C4100-15
分钟。
150ns
-
0ns
马克斯。
-
150ns
-
MX23C4100-20
分钟。
200ns
-
0ns
马克斯。
-
200ns
-
条件
注意：
1.与测量设备在f = 5 MHz的输出空载选择。
2.此参数是周期性采样，而不是100 ％ teseted 。
3.输出低阻抗延迟（ TLA ）从CE测量变低。
4.输出高阻抗延迟（太赫兹）从CE测量变高。
AC测试条件
输入脉冲电平
输入上升和下降时间
输入时序水平
输出时序水平
输出负载
0.4V至2.4V
10ns
1.5V
0.8V和2.0V
1TLL+100pF
P / N ： PM0136
REV 。 3.4 ，十月17 ， 2000
3
MX23C4100
时序图
传输延迟地址（ CE / OE = ACTIVE ）
TCYC
地址
输入
TAA
数据输出
有效的地址
TOH
有效数据
传输延迟芯片使能（地址有效）
CE
TACE
OE
TAOE
TLZ
太赫兹
数据输出
传输延迟芯片使能（地址有效）
A-1
高-Z
TAA
TOH
高-Z
字节
D0-D7
有效数据
tBHA
tOHB
有效数据
D15-D8
tBHZ
tBLZ
有效数据
P / N ： PM0136
REV 。 3.4 ，十月17 ， 2000
4
QQ：2881677436 复制
