报废公告
本产品已经过时了。
这些信息可用于您
方便。
有关详细信息，
卓联的过时的产品，并
更换的产品列表，请访问：
http://products.zarlink.com/obsolete_products/
MV6001
超前信息
DS3138-2.1
MV6001
HDLC / DMA控制器
的MV6001是一个组合的HDLC收发器和DMA
控制器能够在利率提供的串行通信
高达128K比特/秒，并且处理直接存储器存取
时钟频率可达8MHz的。
GND
A
0
A
1
A
2
A
3
A
4
A
5
A
6
A
7
GND
TST
A
8
/D
0
A
9
/D
1
A
10
/D
2
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
40
39
38
37
36
35
34
33
32
V
CC
MRD
水利部
MR
BRQ
比克
CS
DMACK
RD
WR
模式
TX
OP
T
CK
R
CK
RX
IP
AEN
ASB
R
INT
T
INT
T
OP2
特点
s
s
s
s
s
s
s
数据传输速率高达128K比特/秒
DMA速率可达8MHz的
低功耗CMOS
简单接口，以流行的8位处理器
帧长度可达2K字节
低主机处理器开销
符合ECMA40及相关标准
（ CCITT X25 ， X75 ， 1.440 ， ISO3309 ， ANSI X3.66 ，
FED -STD 1003 ， FIPS71 ）
MV6001
31
30
29
28
27
26
25
24
23
22
21
应用
s
ISDN终端
s
LANS
s
X25 p.s.s.网
A
11
/D
3
A
12
/D
4
A
13
/D
5
A
14
/D
6
A
15
/D
7
订购信息
MV6001 B0 DP
（商业塑料DIP ）
MV6001 B0 DG
（商业陶瓷DIP ）
GND
DP40
DG40
图1 ：引脚连接 - 顶视图
OP吨
OP2
T
INT
TCK
R
INT
RX
IP
RCK
TX
DMA
RX
注册
地址/
数据
公共汽车
地址
公共汽车
BRQ
ASB
MRD
CS
模式
水利部
AEN
比克
TFL
TA
S
C
RFL
RMFL
RA
A8 / D0 ， A15 / D7
A0, A7
WR
RD
MR
TST
图2 ：框图
1
MV6001
引脚说明
PIN号
1,10,20
2-9
11
12-19
21
22
名字
GND
A
0
- A
7
TST
A
8
/D
0
- A
15
/D
7
TOP2
T
INT
I / O
I
I / O
O
O
I / O
功能
0V电源。
所有的3引脚都必须连接。
地址总线。
输出存储器A
0
- A
7
寻址。输入寄存器
解决了
0
- A
3
.
测试启用。
配合到GND正常运行。
数据总线/高阶地址。
复用的数据和地址总线。
发射机输出。
另一种输出TX
OP
。该输出不受
环回（见操作说明 - 环回） 。
发送中断。
产生一个中断传输时
的一帧结束时，任一下列的当一个完整的帧的最后的FCS字节
中止序列被发送。该中断由控制复位
注册。
接收中断。
每当接收到一个帧会产生一个中断。
中断是由计数器寄存器复位。
地址选通。
闪光灯从地址高字节
数据/地址总线到外部锁存器。
地址使能。
使外部地址锁存器中。
接收器输入。
HDLC串行数据输入，主频由RCK 。
接收数据时钟。
提供时钟输出到接收机部分，频率
应在所要求的数据速率，这不一定需要在相同的
发送数据速率。
发送数据时钟。
该输入提供时钟信号为
发射机部分和应设置为所希望的传输数据的速率。
发射机输出。
主发射机输出串行数据。
总线控制模式选择。
控制比克和BRQ的极性。
MODE = V
CC
给出低电平有效， MODE = GND给出高电平有效。
写寄存器。
从数据总线将数据加载到寄存器由A处理
0
- A
3
.
读寄存器。
读取寄存器寻址到数据总线
DMA时钟。
此输入提供时钟给DMA部分。 DMA的时钟速率
应的发射的至少10倍的总和与接收的数据率。
片选。
使
RD
和
WR
输入。
总线应答。
输入从处理器放弃总线控制权。看
引脚30 ，总线模式选择。
总线请求。
输出处理器请求总线的DMA周期。见销
30 ，总线模式选择。
主复位。
重置一切。
内存写入。
这是一个三态输出到时将数据写入到存储器
DMA周期。
存储器读取。
三态输出在DMA周期从内存中读取数据。
±5V ±10%
供应量。
23
24
25
26
27
R
INT
ASB
AEN
RX
IP
RCK
O
O
O
I
I
28
29
30
31
32
33
34
35
36
37
38
39
40
TCK
TX
OP
模式
WR
RD
DMACK
CS
比克
BRQ
MR
水利部
MRD
V
CC
I
O
I
I
I
I
I
I
O
I
O
O
2
MV6001
用户字段
≤2047
字节
01111110
旗
开始
地址
1或N * BYTES
控制
1或2个字节
数据
帧检验序列
2个字节
01111110
旗
完
MV6001 GENERATED
* N是任意整数。
科幻gure 3
图3显示了一个HDLC帧的结构。开始
和帧的终点是由标志位来确定（二进制
模式01111110 ） 。为了防止杂散识别标志的
用户领域，发射机自动插入一个“0”后，
五个连续的'1'秒。插入'0'被除去
接收器，并且因此不会被用户看到。每个HDLC
帧包含由一个产生一个2字节的帧校验序列
在发送器中的循环冗余发生器。这个顺序
由接收机检查，以验证该帧。
有两个具有特定的其它序列
含义 - 空闲和中止。空闲状态是
的15个以上连续的'1'的传输，而不插入
零。中止的7至14个连续的“ 1的不插
夹在两个零的零。
在任何时候开始传输。一旦传输有
被启动时，它可以通过停止的唯一方法是将中止
位（ D1）。发射机将传送中止序列
其次是标志。发射器复位（ D2 ）重置变送器
中断色调，清除TA和TFL寄存器和位D0
和状态寄存器D1中。发射器复位无效
中的传输。
打断
发送器中断（T
INT
）被产生，每当一
传输停止，状态寄存器就可以读取到
检查接收的帧中止与否。中断是由复位
写一个发送器复位到控制寄存器。 NB 。该
状态寄存器必须发射器复位，因为这之前，读取
将改变状态寄存器的内容。
状态
发射器有两个状态位 - 传输数据（ DO）
并中止（D 1）的传输数据的位应该总是低
吨后
INT
这标志着传输结束。中止位
会很高每当一个帧由一个异常中止中断或者
指令发送到控制寄存器或内部由于一个不足
运行。
招待会
接收器接收serlal数据，删除插入零
并检查帧校验序列。为数据的每个字节
接收时，接收器部分产生一个DMA请求到
将数据传输到存储器。如果DMA控制器出现故障，使
从接收器中的下一个请求之前的转移，则
接收器将退出，并给接收器。中断与
注册超限的状态代码。如果字节数
接到到达接收帧的最大数量
长度registerthe receiverwilldropoutand得到与一个中断
寄存器的状态的代码帧太长。
初始化
所述RA寄存器（ 2个字节）被装入地址，其中
数据的第一接收到的字节是被存储。该RMFL
寄存器（11位）被装入的最大字节数
在用户方面加3个字节（ 2个字节的FCS ， 1个字节
因为当帧的长度等于将产生一个中断
由数在寄存器中设定的长度）。
功能说明
该MV6001由四个主要部分;变送器，
接收器， DMA单元和寄存器组。每个transminer的
接收器和DMA单元都有自己的时钟运行在
所需的数据速率。上有相对的没有任何限制
发送和接收时钟之间的定时，则DMA时钟
发射率应大于10倍的总和
和接收时钟速率。
传输
在稳态下的发射器产生一个连续的
旗流，直到控制寄存器装入一个
发送指令。发射机然后，以一定间隔，请求
DMA单元来获取数据的一个字节。这随后被转移
从通过数据总线向发射机系统内存。 （如果
DMA单元发生故障的时间来获取数据的一个字节的
下一个请求到达之后就会出现和下运行的
发射器将发送一个中止序列） 。数据
5后转换成一个串行数据流中插入零
的人，并且在16位帧校验序列附加在
每帧的结束。只要在FCS的最后一位已经
同步输出时，色调输出端变为低电平通知
处理器，其传输已结束。
初始化
开始传输，两个项目的信息，需要
- 开始地址为要发送的数据，以及长度
用户字段的装入TA和TFL寄存器
分别在此之后，发送使能位（ D0）可以被设置
3
MV6001
控制
接收器具有在控制寄存器中的两个控制位
接收使能（D3）和接收复位（ D4）。一旦RA和
RMFL寄存器被加载时，接收使能位
被设置在任何时间，以允许接收器接收的帧。
一旦设置，接收使能位不能被覆盖，
接收复位被禁止，直到帧被接收。
接收器复位后，
R
LNT
中断位寄存器
重建家庭联系， RMFL ， RA和位D2 - 状态寄存器的D7 。
打断
一个接收中断（R
INT
）是每当一个帧是生成
收到。状态寄存器可以被读检查
接收到的帧的状态。中断通过写一个复位
接收器复位到控制寄存器。由于复位将清除
在状态寄存器中的接收器的位，寄存器必须被读
日前，以书面复位控制寄存器。
状态
接收器使用的位D2 - 状态寄存器的D7 （见
图。图5和6 ） 。一个有效的框架是由两个'溢出' （ D6 ）表示
和“帧太长” （ D7 ）位为高。下述R
INT
该
“自由接收'位（ D2），应为低，表明一帧
已收到。中止，超限和长帧位将
根据接收到的帧的状态来设置。标志
（D4）和空闲状态（ D3）的位监控输入信号
不断即使在接收器被禁用。
2 FCS中的字节数。在reqister应前读
接收器复位。
环回
控制寄存器的位D7 ，环回位提供
用于测试目的。当该位被置高内部
连接是在发射机输出和之间进行
接收器输入。主发射机输出（ TX
OP
）发送
IDLE（发送的数据总是可用对T
OP2
） 。该
接收器是由TCK时钟。环回位响应
每次写入控制寄存器。
直接内存访问（图11 ）
所有数据传输到或从存储器中所进行的
DMA控制器。每次收到从一个请求时间
发送器或接收器就会执行一个DMA周期，即只
传输一个字节的时间。发射器之间的冲突
和接收机都解决了有利于接收机的，否则
操作是先到先得，先到先得。
注册
图7表示地址的各种指令和
状态寄存器。所有寄存器都是来自可读写的到
除了S， C和重建家庭联系。在S和C寄存器具有相同的
地址，其中之一被访问是通过是否一个确定
读取（状态）或写（控制）操作被执行。
发送寄存器不应该被写入时，
传递（除中止帧） ，同样接收器
寄存器不应该被写入接收时。在TA和
RA传输过程中不断更新注册并
接收分别给出的下一个地址被从读
或写入。
FRAME长度寄存器
在接收一个帧和读状态reqister ，所述
接收到的帧的长度可以从以下的RFL寄存器中读取。该
帧的长度给定为一个11位的数，并包含有
D
7
环回
启用
D
6
别
CARE
D
5
别
CARE
D
4
接受
RESET
D
3
接受
启用
D
2
发送
RESET
D
1
发送
退出
D
0
发送
启用
图4 ：控制寄存器
D
7
收到
FRAME
太长
D
6
收到
泛滥
FRAME
D
5
收到
退出
D
4
接收
FL AGS
D
3
接收
空闲
D
2
免费
接受
D
1
反
使命
中止
D
0
反
MITTING
数据
接收BITS
发送位
图5 ：状态寄存器
4
本站由ICminer.com电子图书馆服务版权所有2003
本站由ICminer.com电子图书馆服务版权所有2003
本站由ICminer.com电子图书馆服务版权所有2003
本站由ICminer.com电子图书馆服务版权所有2003
本站由ICminer.com电子图书馆服务版权所有2003
QQ：2881677436 复制
