初步数据表
MU9C8328A以太网接口
应用优势
概述
该MU9C8328A加快使用桥接操作
以太网控制器芯片的NRZ串行数据输出，
比如AMD的MACE ，国家的SONIC 和
摩托罗拉的QUICC 控制器，通过解析的以太网
独立以太网控制器设备的帧，并
通知它是否接受或拒绝传入帧。
该MU9C8328A支持正反两方面
在目标地址过滤和学习新
源地址，通过有效控制的比较
在音乐LANCAM家庭活动。过滤和
学习程序是用户可配置的。这些例程
由内部状态机被自动调用
基于所述输入帧和所述的内容
配置设置。对于衰老和其他内务
例程中， MU9C8328A提供适当的
测序LANCAM的和时间的访问
外部处理器。
该MU9C8328A接收从串行NRZ数据
以太网控制芯片，发现起始分隔符，并加载
在DA和SA到寄存器中。对DA发送到
LANCAM进行滤波，并根据该过滤器作用
DQ(15-0)
单端口10 MHz的以太网地址解析，
过滤，并以线速学习
在音乐LANCAM之间无胶接口
家庭和AMD ，国家，摩托罗拉，或者类似的
有一个NRZ串行数据端口以太网控制器
在DA可选的过滤和学习的决定
与SA比较
支持与老化内置LRU清洗程序
支持级联音乐LANCAM系列
久站名单
主处理器端口LANCAM初始化和
内务管理活动
支持的系统时钟频率从20 MHz到
33兆赫
兼容MU9C8328
100引脚PQFP封装
5伏特操作
/厘米
/ EC
LA CA M INTER FAC ê
/ CS
/ AS
SE CL
SE DAT
/纯科研DY
/ REJ ECT
N等W 0 R·K
INT ER FA权证
站TE
M A 海因
4
/FF
/W
/ MF
/E
/ WE
A(3-0)
D(15-0)
EA
/ INT
C 0 NT 0 1
STAT美国
O·P -C D E
ASS摄氏度IATE D数据
SY S·C L·K
/ RESE牛逼
P ，R 0 ESS
INT ER FA权证
框图
MUSIC半导体的音乐标志，短语“MUSIC半导体” ，并LANCAM注册音乐商标。
半导体。所有其他商标均为其各自所有者的注册。音乐就是音乐半导体公司的商标。
1999年6月24日版本0.8草案
注意：本文档的版本还没有完成音乐的内部审批程序，因此它应该是
复核与发布版本或工厂人员。
MU9C8328A以太网接口
概述
持续
选择，通知控制器是否复制或清洗
该帧。该SA然后被发送到LANCAM为
比较，并且如果没有找到匹配，则可以得知，以
下一个空闲地址在LANCAM 。调度
在MU9C8328A内完成，使每个过滤作用
完成在一最小长度帧的时间。该
过滤和学习例程预先设定的
MU9C8328A ，在控制设置选项决定
注册。状态寄存器被设置成主
处理器可确定的活动的结果。该
具体的操作码为LANCAM学习指导
在默认情况下一个MOV的NF ，CR， V，但它可以通过重写
写一个值的操作码寄存器。老龄化和净化
活动是由主机处理器直接控制。该
就绪信号通知主处理器处理器
操作完成。在/ INT信号通知
一个网络帧已经被处理的处理器和
结果存储在状态寄存器。所述处理器可以
关闭网络过滤活动共有的控制
的LANCAM ;在此期间，该控制器可以是
通知接受或拒绝所有帧。
引脚说明
所有信号都采用CMOS工艺技术与TTL电平。以斜杠（ “/”）开始的积极信号名称
低。投入绝不能悬空。请参阅电气特性部分以获取更多信息。
网络接口
SERCLK （串行时钟，输入，TTL ）
SERCLK是从以太网的标称值为10 MHz时钟
控制器芯片的MU9C8328A 。框架分析开始
只有后的内部时钟检测器确定
SERCLK是有效的。内部上拉下来的名义
50K电阻。
SERDAT （串行数据输入，TTL ）
SERDAT是从10兆赫以太网的NRZ数据
控制器芯片。该MU9C8328A使用SERCLK选通
SERDAT寻找一个帧起始定界符（ SFD ） ，在
它开始过滤和学习活动哪一点
目标地址（ DA）和源地址（ SA ） 。
/拒绝（拒绝，输出， TTL ）
该MU9C8328A需要/拒绝LOW通知
以太网控制器芯片来拒绝的条件下一个帧
在过滤器控制寄存器进行设置。
/ NETRDY （网络就绪，输入，TTL ）
如果/ NETRDY为低电平时， MU9C8328A开始分析框架
收到的SERDAT输入数据，如果SERCLK是有效的。
以太网控制器芯片，或者用户，需要
/ NETRDY高，表明SERCLK或SERDAT
无效或传送。该MU9C8328A帧解析器
和内部状态机将返回到空闲状态
安全地完成任何LANCAM活动，经过一段时间
忽略任何比较的结果。内部上拉下来
标称50K的电阻。
处理器接口
SYSCLK （系统时钟，输入，TTL ）
系统时钟是提供了20 MHz到33 MHz的连续时钟
由主机系统和距离的主时钟
MU9C8328A 。它被用来确定一个有效的存在
在SERCLK输入时钟，操作三个内部状态
机，并且提供的信号的适当的定时上
在LANCAM端口。如果系统时钟为30 MHz以下，一
120纳秒LANCAM速度等级是可以接受的。上述30
兆赫， 90纳秒或更好LANCAM速度等级是必需的。
/ CS （片选输入， TTL ）
/ CS为低电平时由主处理器来访问
该MU9C8328A的或直接访问的寄存器
通过MU9C8328A内部LANCAM LANCAM
寄存器。中/ CS状态变为上升沿有效
系统时钟的边缘。当/ CS为高电平时， MU9C8328A
继续过滤和基于在设定条件下学习
过滤器控制寄存器和上框活动
网络接口。
/ AS （地址选通，输入，TTL ）
/ AS的下降沿锁存A（ 2-0）总线，并且当
无论/ AS和/ CS为低电平，则处理器的状态机
由系统时钟的第一个上升沿启动，从而开始
写入或读出MU9C8328A的。
0.8修订版草案
2
MU9C8328A以太网接口
引脚说明
持续
/ WE （写使能输入， TTL ）
/ WE确定数据流的方向流入或流出的
MU9C8328As处理器接口。这也决定了
中/ W的LANCAM当处理器处于状态
访问MU9C8328As内部LANCAM寄存器。
如果/ WE为低电平时，数据被写入到所选择的寄存器
由A （ 3-0 ）总线。如果/ WE为高电平时，则数据被读出
由A （ 3-0 ）总线选择寄存器。
A（ 3-0 ） （地址总线，输入，TTL ）
在MU9C8328A A（ 3-0 ）选择内部寄存器
由主处理器存取如表1所示。
A（ 3-0 ）是由下降沿/锁存为。 A（ 3）
内部上拉下来，标称50K电阻
保持与MU9C8328兼容性。
D（ 15-0 ） （数据总线， I / O ，三态TTL ）
D（ 15-0 ）是处理器的数据总线的流入和流出的
MU9C8328A ，和被解复用的内部寄存器作为
由A （ 2-0 ）总线选择。如果选择的寄存器是
控制，状态或操作码寄存器，当/ WE为低，
D（ 15-0 ）上的SYSCLK的第二个上升沿被装入
后两者/ AS和/ CS为低电平。当/ WE为高电平时，数据
从所选择的寄存器是输出到D （ 15-0 ）总线上
SYSLCK后两者/ AS和/ CS中的第二个上升沿
低。为CAM访问，写或读操作是
建成后READY返回高电平。如果/ CS为高电平或
如果数据没有被读出MU9C8328A ，输出
缓冲区去HIGH -Z 。内部上拉下来的名义
50K电阻。
READY （就绪，输出，三态， TTL ）
当写入的控制，状态或操作码寄存器，
READY变为低电平系统时钟的第一个上升沿
后两者/ AS和/ CS为低电平，并在返回HIGH
系统时钟的下一个上升沿。对于从这些读周期
寄存器就绪可能只显示一个负向尖峰
在SYSCLK后两者/ AS和/ CS的第一个上升沿
低。这些数据将是有效的下一个上升之前
系统时钟的边缘。当写入寄存器CAM ，
READY将变低的系统时钟的第一个上升沿
后两者/ CS和/ AS低。 READY回报高
3系统时钟周期后。从CAM读取时
寄存器， READY稍后会返回高五SYSCLK周期。
DQ15
DQ14
DQ13
DQ12
DQ11
DQ10
GND
GND
VCC
VCC
DQ9
DQ8
DQ7
DQ6
DQ5
DQ4
DQ3
DQ2
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
55
54
53
58
57
56
52
51
GND
VCC
DQ1
DQ0
81
82
83
/FF
/ MF
/ EC
/厘米
/E
/W
GND
VCC
84
85
86
87
88
89
90
91
92
93
94
/ RESET
准备
/ INT
/ WE
/ AS
/ CS
95
96
97
98
99
100
50
49
48
47
46
45
44
SERCLK
SERDAT
/拒绝
NTE ST OUT
NTEST_EN （低铁）
GND
VCC
/ NETRDY
测试1
测试2
测试3
测试4
测试5
D0
MU9C8328A-RDC
100引脚PQFP
（ TOP VIEW ）
43
42
41
40
39
38
37
36
35
34
33
32
31
24
25
26
27
28
GND
VCC
D2
10
11
12
13
14
15
16
17
18
2
3
4
7
8
9
19
20
21
22
23
5
6
D14
D13
D12
D11
GND
VCC
D10
D9
D8
D7
D6
D5
系统时钟
VCC
GND
A1
A3
A0
A2
D15
引脚布局图
3
0.8修订版草案
D4
D3
D1
29
30
1
MU9C8328A以太网接口
引脚说明
持续
/ INT （中断，输出，三态TTL ）
/ INT变低的信号，一个帧具有的处理器
被处理，并将结果加载到状态
注册。 /当状态寄存器读取INT返回高电平。
/ RESET （复位，输入，TTL ）
当/ RESET为低电平时，所有的内部状态机
被重置为初始状态。存储在输入任何数据
地址解析器被清除，控制，状态和学习
操作码寄存器复位为默认值。 / RESET
是同步的，应保持低电平最少
2个SYSCLK周期。用户必须设置LANCAM
主张/ RESET后段控制寄存器。
/ EC （启用菊花链，输出， TTL ）
该MU9C8328A花/ EC低来控制菊花链
LANCAMs通过产生从输出/ MF的
LANCAM中的内容之间的匹配的情况下
它比较字寄存器和内存。当/ EC为低，
只包含匹配的LANCAM将响应
写周期，或输出读取数据。当/ EC为高电平时，所有的
LANCAMs将响应写入周期。
/ MF （匹配标志，输入，TTL ）
该LANCAM花/ MF低，表示该
MU9C8328A一个匹配被发现在其存储器中与
其比较字寄存器的内容。 / MF返回HIGH
在MU9C8328A花/ EC HIGH ，或赛后
条件不再有效。在LANCAMs的菊花链，
的/ MF信号来自最后的/ MF输出
LANCAM字符串中。内部上拉下来的名义
50K电阻。
/ FF （满标志，输入，TTL ）
该LANCAM花/ FF低，表示该
MU9C8328A的LANCAM有没有空位置
剩下的。 / FF变为高电平时LANCAM有一个
或多个位置还空着。在LANCAMs的菊花链，
在/ FF信号来自最后的/ FF输出引脚
LANCAM字符串中。内部上拉下来的名义
50K电阻。
LANCAM接口
DQ （ 15-0 ） （ CAM数据总线， I / O ，三态TTL ）
为DQ （ 15-0 ）总线进行通信的16位数据或指令
在MU9C8328A和LANCAM之间。当没有
数据正在被传输两种，总线变为高电平-Z 。
内部下拉标称50K的电阻。
/E
（芯片使能输出， TTL ）
该MU9C8328A需要/ E为低电平启动LANCAM
通过注册/ W活性， / CM ， / EC和DQ （ 15-0 ）
信号进入LANCAM 。 / E为高电平注册
将数据返回到MU9C8328A 。
/ W （写门，输出， TTL ）
该MU9C8328A输出/ W来控制方向
该MU9C8328A和LANCAM之间的数据流。如果
/ W为低电平的/ E的下降沿， MU9C8328A是
数据输出到DQ （ 15-0 ）总线的LANCAM到
输入。当/ W为高在/ E的下降沿，
LANCAM的数据输出到DQ （ 15-0 ）总线，用于输入到
该MU9C8328A 。
/ CM （数据/命令选择，输出， TTL ）
该MU9C8328A输出/ CM控制是否
在LANCAM解释DQ （ 15-0 ）总线作为含
命令的信息或数据。如果两个/ CM和/ W为低电平
在/ E的下降沿， MU9C8328A正在输出的
指令为LANCAM来执行，或者用于一个值
的LANCAM配置寄存器。如果/ CM是低
而/ W为高电平，则LANCAM将输出
数据从它的配置寄存器的一个给
MU9C8328A 。如果/ CM是高电平而/ W为低电平时，
MU9C8328A正在输出的数据为LANCAM放置
在它的数据寄存器或存储器。如果/ CM为高，而/ W是
高电平时， LANCAM从一个输出数据的
数据寄存器和存储器的MU9C8328A 。
0.8修订版草案
4
TEST
NTEST_EN
版权所有领带低。
NTTESTOUT
版权所有，请勿连接。
TEST （ 5-0 ）
保留为制造测试，不要连接。
电源和接地
VCC ， GND （正电源，接地）
在VCC引脚必须从外部连接到电源
源调节到5.0 ±0.5伏，并且要
通过适当地旁路到地线引脚
高和低频率的电容器。接地引脚
应该都被连接到一个公共接地平面。
MU9C8328A以太网接口
功能说明
该MU9C8328A作品与音乐LANCAMs到
提供了一个互补的多功能10兆赫以太网
对于网桥，路由器和交换机过滤解决方案。运用
串行NRZ数据流，并可以从多个时钟
以太网控制器芯片， MU9C8328A解析
传入帧，发现起始定界符，并形成
目的地址和源地址转换为16位字
转播到LANCAM 。所有3个16位的DA段后
已经被加载到LANCAM ，自动比较
发生输入DA和48位MAC之间
地址存储在LANCAM 。如果发现匹配，则
MU9C8328A通知，如果控制寄存器的第5位被置
负筛选的/拒绝的行会，如果断言
控制寄存器第3位被置位。中断，也可以
在/ INT引脚产生，如果控制寄存器的第8位被置位。
此外，如果控制寄存器位0被设置，则相关的数据
在LANCAM的匹配条目的段0将
检索和存储在相关联的数据寄存器
读出由主处理器。如果比赛未找到
在DA和控制寄存器第5位正被设置
过滤时， /拒绝的行会被断言。中断
还可以启用在使用DA控制一个不匹配
寄存器位10 。
在DA过滤后，源地址被装入
成三段的LANCAM 。当最后
SA负载，自动比较再次发生。如果
有SA和在一个条目之间的匹配
CAM和控制寄存器第7位被置位，中断
断言。对SA的正和负的滤波是
也是可能的，通过控制寄存器的位4和/ INT设定
引脚可断言也。中的一个不匹配的情况下
上一个SA ，该SA可以自动“学习” （即
是，移动到第一个空位置，在LANCAM ） ，如果
控制寄存器的位1设置。
如果运营商的损失是由SERCLK住低检测
超过16个SYSCLK周期，中断被触发
如果控制寄存器第12位被置位。该中断也激活
如果检测到碰撞。
主处理器可以访问MU9C8328A内部
寄存器，如表1所示，在任何时候，甚至当一帧
正在处理中。获得通过的LANCAM
LANCAM访问寄存器（ 04H到07H ）的仲裁，
然而，因为网络具有优先级。主人
处理器可以通过设置具有LANCAM的控制
网络使能控制寄存器（ 13位）位为0 ，
这将禁用网络滤波，直到它返回到1 。
而残疾人， 14位的控制寄存器设置
MU9C8328A接受通过保持/拒绝所有的帧
高，或者拒绝通过保持所有帧/拒绝低。
寄存器04H 07H ，通过给主机处理器访问
到LANCAM的命令和数据的写入和读取
周期， / EC高还是低。这通常需要对
内务管理活动，如防止LANCAM
成为全老化了的旧条目基于时间
存储在所述的相关数据（段0 ）的邮票
LANCAM内存。
寄存器08H拥有更新操作码。这是0300H
复位后，以保持与MU9C8328兼容性。
要更新SA项时间戳，设备必须
初始化自动学习控制寄存器和0328H
（MOV HM， CR）必须被写入到更新操作 - 代码
注册。当过滤的SA ，如果它不存在的
CAM的SA被放进下一个空闲地址。如果它已经
在CAM中已经输入，就在时间标记位
更新的时间标记寄存器中的值。
注册08H拥有更新操作码， 09H是清除
日常操作码寄存器和0AH是时间戳
注册。写一个值到时间戳寄存器
启动清除程序。较低的8位写入
时间戳寄存器是将被清除的时间戳记。
高8位写入寄存器将是新的
对于数据的时间戳。
/ INT引脚变为低电平在SA字段进行到底
指示中断任何在控制设置的原因
注册。读状态寄存器来发现自然
中断将再次走/ INT引脚为高电平。该
主处理器写一个后READY信号变为低电平
注册或LANCAM以指示该写周期
已经开始， SYSCLK的固定数目之后返回到HIGH
周期。它也将在从LANCAM读变为低电
及返回到HIGH时从LANCAM的数据是有效的。
由于网络比较活动的优先级高于一
主机进程访问LANCAM ， READY会留
低直到网络活动完成和
主机诱导LANCAM读是否已完成。
图1显示了一个典型的网络过滤的序列，其中
该MU9C8328A的控制寄存器设置为2109H 。这
设置允许网络过滤，使能中断的
在DA找到一个匹配，使消极筛选
在DA （拒绝如果DA找到匹配） ，使得主张
在/拒绝引脚比较的DA ，并且使
从匹配检索所述相关联的数据字段
位置在LANCAM 。
5
0.8修订版草案
QQ：2880707522 复制
