【数据表MU9C路由协处理器（ RCP ）家庭应用优势每秒2800万IPv4数据包最多可支持18以线速】,IC型号MU9C4K64-70TDI,MU9C4K64-70TDI PDF资料,MU9C4K64-70TDI经销商,ic,电子元器件-51电子网

数据表

MU9C路由协处理器（ RCP ）家庭

应用优势

每秒2800万IPv4数据包最多可支持18

以线速千兆以太网或7 OC- 48 ATM端口

MAC地址精确匹配

进程DA和SA在190纳秒，配套三个端口

1 GB或34端口100兆以太网的电线

速度

混合模式L3和L2单一的搜索引擎，两个端口

1 GB或29端口100兆以太网的线

速度

直接针对包含外部RAM

任何宽度的相关联的数据

硬件控制状态直接解决内存和

寄存器;指令和状态寄存器可选

软件控制

特色鲜明

4K和8K ×64位字

64位二进制比较

35 ns的确定性比较和输出时间

32位数据I / O端口

16位地址匹配输出端口

地址/控制总线直接控制的设备操作

更快的操作和更高的吞吐量

七可选择屏蔽寄存器

同步操作

可级联增加深度

广泛的一套控制状态的灵活性

- JTAG接口

100引脚LQFP封装; 3.3伏操作

DQ31–0

/ VB

/CS1

/CS2

/ OE

/ AV

AC巴士

/ DSC

比较字寄存器

屏蔽寄存器1-7

地址寄存器

配置寄存器

状态寄存器

AA巴士

PA3–0

控制

和

地址

解码器

指令寄存器

设备选择寄存器

/ RESET

TCLK

TMS

TDI

TDO

/ TRST

优先

编码器

和

旗

逻辑

/ FI

/FF

4 KB ×64字

(MU9C4K64)

为8K ×64字

(MU9C8K64)

地址数据库

/ M我

/ M F

/MM

图1 ：框图

MUSIC半导体，音乐的标志，而那句“ MUSIC半导体”是

MUSIC半导体的注册商标。音乐是一个商标

MUSIC半导体。

6月1日

2002年修订版

MU9C二进制路由协处理器（ RCP ）家庭

概述

该MU9C RCP系列包括4K和8K ×64位

路由协处理器（垃圾站）与32位宽数据

界面。该设备被设计用于第2层

交换机提供非常高的吞吐量地址

翻译使用在外部RAM中的表。该MU9C

RCP有一个完全确定的搜索时间，独立

列表的大小和数据的列表中的位置。

这种独特的功能保证了线速地址

确认不影响延迟或诱发一些

抖动对全球系统的延迟。地址字段

从分组报头进行比较针对列表

存储在数组中的条目。作为比较的结果，

该MU9C RCP生成用于访问索引

外部RAM中，其中的端口映射数据和其他

相关联的信息被存储。

一组控制状态提供了一个强大而灵活的

控制接口MU9C RCP 。这种控制结构

允许内存读写，读写寄存器，

数据移动，比较，有效性控制，寻址

控制和初始化操作。

该MU9C RCP架构采用直接的硬件控制

该装置与一个独立的总线用于返回匹配的

结果。软件控制也支持系统

在不需要最高性能。

操作概述

该MU9C RCP被设计成作为一个地址转换器

在第2层交换机的查找表。请参考图2为

一个开关的一个简化框图。在正常

操作时，控制器提取的地址信息

从到达分组，以形成比较数，这是

然后比较针对MU9C RCP的内容。

该MU9C RCP生成用于访问索引

在外部RAM中的数据，它保存目的地

端口，用于访问网络。控制器读取

从RAM和转发数据包。

一个位置，在地址数据库的有效性是

通过一个额外的位来确定所谓的有效位。该位

置位和复位或者用一个索引或一个关联的匹配。

因此，当一个新的条目被写入到数据库中，其

有效位被置有效。在这一个写操作的指数

位置被驱动到PA： AA总线，以便输出端口

数据可以同时被写入到外部RAM

在正确的索引。

当一个数据库的位置被删除，有效性位为

条目被复位，并且该位置的索引被驱动到

活动地址总线。这个简单的机制允许

维护的表在数据库和所述易

外部RAM 。

该MU9C RCP支持简单的菊花链垂直

级联，供应优先多个设备和

提供系统级的比赛，充满指示。如果

用菊花链相连轻微定时开销

不能接受的，该MU9C RCP旨在促进

在多个设备上的外部优先。

包流

调节器

开关控制

和分组数据

RCP

控制

网

地址

数据

开关

FABRIC

MU9C

内存

地址

内存

图2 ：开关框图

启示录

引脚说明

MU9C二进制路由协处理器（ RCP ）家庭

引脚说明

注意：

开始的斜杠（ “/”）信号名称为低电平有效。

所有信号均3.3V CMOS电平。切勿将投入浮动。

凸轮架构绘制过程中比较大的电流

业务，强制要求使用良好的布局和旁路

技术。请参考电气特性部分

更多的信息。

软件控制选择，交流总线的状态呢

不影响设备的运行。

DSC （数据段控制，输入）

当DQ总线访问64位寄存器或存储字

被执行时，在DSC的输入判断是否比特31-0

（ DSC LOW ）或位63-32 （ DSC HIGH ）进行访问。

访问32位寄存器需要DSC保持低电平。

DQ31-0 （数据总线，三态，通用输入/

输出）

该DQ31-0线传送数据到和从MU9C

RCP 。当/ E输入为高的DQ31-0线

在其高阻抗状态保持。在/ W输入

判断是否数据流向或从上设备

DQ31-0线。中的数据的源或目的地是

由AC总线，DSC和/ AV线来确定。中

一个写周期，在DQ31-0行数据被注册

中/ E的下降沿。

AA12-0 / AA11-0 （活动地址，输出）

机管局总线传送地址匹配，下一步免费

地址，或随机存取地址，这取决于

最近的记忆周期。在/ OE输入使AA

公交车;当/ OE输入为高电平时， AA总线是在其

高阻抗状态;当/ OE是低电平的AA总线

活跃的。在比较之后，垂直级联系统

周期，在写在一个空闲的地址周期或读/写

最高优先级的比赛中，只有优先级最高的设备

将使其AA总线，无论/ OE的状态

输入。在不匹配的在地址数据库中的事件

一个比较周期后，或经过写在下面免费

地址周期为一个已经完全系统，该

优先级最低的设备将推动AA总线全1 。

所述的AA总线锁存时/ E为低电平，并且可以自由地

改变只有当/ E为高电平。

AC12-0 / AC11-0 （地址/控制总线，输入）

当选择硬件控制，空调巴士传达

处理或控制信息的MU9C RCP，

视/ AV输入的状态。当/ AV是

LOW那么AC总线传送地址;当/ AV是

HIGH交流总线传送控制信息。上的数据

交流母线通过的/ E的下降沿注册。当

VSS

PA3

PA2

PA1

PA0

VSS

AA12/NC*

AA11

AA10

AA9

AA8

VSS

AA7

AA6

AA5

AA4

VDD

AA3

AA2

AA1

AA0

DQ0

DQ1

DQ2

DQ3

VDD

DQ4

DQ5

DQ6

DQ7

VSS

DQ8

DQ9

DQ10

DQ11

VDD

DQ12

DQ13

DQ14

DQ15

VSS

10 0

VSS

/ MF

/FF

VDD

/ MI

/ FI

VSS

/MM

DSC

AA12/NC*

AC11

AC10

AC9

AC8

VSS

AC7

AC6

AC5

AC4

VDD

AC3

AC2

AC1

AC0

VSS

TDO

TDI

TMS

TCLK

MU9CxK64

100-Pin

LQFP

（ TOP VIEW ）

DQ16

DQ17

DQ18

DQ19

VDD

DQ20

DQ21

DQ22

DQ23

VSS

DQ24

DQ25

DQ26

DQ27

VDD

DQ28

DQ29

DQ30

DQ31

VSS

/CS1

/CS2

/ OE

VSS

/ AV

/ VB

/ RESET

/ TRST

*在MU9C4K64 NC

图3 ： MU9C RCP引脚

启示录

MU9C二进制路由协处理器（ RCP ）家庭

引脚说明

PA3-0 （页面地址，输出）

该PA3-0线传达页面地址信息。当

的/ OE输入为HIGH时， PA3-0输出是在其

高阻抗状态;当/ OE是低电平的PA3-0线

携带在配置举办的页面地址值

可以随意更换，只有当/ E为高电平。页面

当前活动或最高优先级的地址值

响应装置是在同一时间输出，而根据

相同的条件下，作为AA总线是活动的。

/ AV （地址有效，输入）

当被选择的硬件控制，所述/ AV输入

判断空调巴士是否携带地址或控制

信息。当/ AV为低电平时， AC总线传达了

内存地址;当/ AV为HIGH时，AC总线传达

控制信息。的/ AV线的状态被登记

由/ E的下降沿。当软件控制

选择时， / AV线指令之间的区别

并在DQ31-0线数据;当/ AV为低电平时，数据

本上DQ31-0线;当/ AV是HIGH时，一个

指令是存在于DQ11-0线。

/ E （芯片使能输入）

在/ E输入主控芯片使能和同步

控制的MU9C RCP 。当/ E为高电平时，芯片

残疾人和DQ31-0线举行了

高阻抗状态。中/ E的下降沿注册

/ W ， / CS1 ， / CS2 ， / AV ， / AC总线， DSC和/ VB和

DQ31-0线为一个写周期。 / E为低的原因

以前的比较或存储器存取的结果是

锁定在PA ： AA总线;当/ E变为高电平锁存器

打开允许新的比较结果的或随机的

访问存储器的地址，以流动到PA ：AA总线。

/ VB （有效位，三态，普通

输入/输出）

期间在DQ31-0线访问时， / VB线

传达有效性信息，并从MU9C RCP 。

在写周期（ / W =低），当/ VB是低的

地址位置设置有效;当/ VB是高电平它被设置

空。在读周期（ / W = HIGH ）的有效性

所寻址的位置上读/ VB线。在一

写周期， / VB线的状态由注册

掉落/ E边缘。

/ CS1 ， / CS2 （片选1 ，片选2 ，输入）

在/ CS1和/ CS2投入启用MU9C RCP 。如果

要么/或CS1 / CS2均为低电平时，器件被选中了

读，写，或通过DQ31-0线比较周期，

或用于内部数据传送。在/ CS1和/ CS2线做

没有PA任何影响： AA总线。的状态

/ CS1和/ CS2的线是由/ E的下降沿注册。

/ MF （匹配标志，输出）

在/ MF输出表明一个有效的匹配是否有

在上一个比较周期发生。如果/ MF

输出为高电平，在一个比较周期结束时，则没有

发生匹配;如果是低则要么发生一场比赛

的装置，或/ MI输入内为LOW ，空调用

从一个高优先级的设备输出的/ MF系统中。

中/ MF线的状态不会改变，直到后

上升/ E边缘比较周期中。注意

/ MF表示最近比较的结果

周期;它不会改变当PA ： AA总线携带

地址不是匹配的地址等。

/ W（写使能输入）

在/ W输入决定数据传输的方向上

在阅读DQ31-0线，写和数据移动

周期。当/ W为低电平时，数据流入DQ31-0

线;当/ W为高电平时，数据流出。在/ W系列还

目前AC总线上条件的控制状态，

DSC线。的/ W线的状态由注册

掉落/ E边缘。

/ MI （匹配输入，输入）

在/ MI投入下一个接收的匹配信息

在垂直方向上的级联更高优先级的MU9C RCP

系统，以提供系统级的优先级。当

/ MI输入为高电平时， / MF输出才变低，如果

还有就是在比较周期匹配;当/ MI

输入为低电平时， / MF输出将变低。在/ MF

从一个设备输出端连接到的所述/ MI输入

下一个较低优先级的设备。的中/ MI引脚

优先级最高的设备必须连接到高电平。

/ OE （输出使能输入）

在/ OE输入使PA ： AA总线。当/ OE是

高电平时， PA： AA总线处于其高阻抗状态。

当/ OE是低电平， PA： AA总线处于活动状态，并且传达

最后一个比较周期匹配地址的结果或

内存访问地址。在垂直方向上的级联系统中，

只有PA ：最高优先级设备的AA巴士会

由/ OE是低电平激活;在低优先级的设备，

在PA ： AA总线保持在高阻抗不管

中/ OE的状态。

/ FF （满标志，输出）

在/ FF输出指示，当所有的存储位置

曾其有效性位设置有效（低电平）。当存在于

至少有一个位置，其有效性位设置为高， / FF

输出为高电平;当所有的位置都有其有效性

位置低，并且/ FI输入为低电平时， / FF输出会

启示录

MU9C二进制路由协处理器（ RCP ）家庭

是低电平。如果/ FI输入为高电平时， / FF输出将

HIGH 。在/ FF线的状态不会改变，直到后

中/ E在写周期的上升沿。

导致MU9C RCP进入复位状态。上电后

被施加到MU9C RCP中，/ RESET线必须

保持低电平的时间等于或大于最小

复位脉冲宽度之前，该装置可以操作

正确。该引脚在内部上拉。

/ FI （全部输入，输入）

在/ FI输入接收来自下一个完整的信息

在垂直方向上的级联更高优先级的MU9C RCP

系统提供系统级的完整信息。当

/ FI输入为低电平时， / FF输出高电平，如果有在

至少一个位置，其有效位为无效;当

所有地点都有其有效性位设置有效，则/ FF

输出变为低电平。当/ FI输入为高电平时， / FF

产量仍将维持高位。从一个设备输出/ FF

被连接到下一个较低优先级的/ FI输入

设备得到系统满指示。的中/ FI销

优先级最高的设备必须连接到低电平。

TCLK （ JTAG测试时钟输入）

该TCLK输入测试时钟输入。该引脚

内部上拉。

TMS （ JTAG测试模式选择，输入）

TMS输入的测试模式选择输入。该引脚

内部上拉。

TDI （ JTAG测试数据输入，输入）

TDI输入的测试数据输入。该引脚在内部

拉。

/ MM （多比赛，开漏输出）

的/ MM线表示有多个匹配

在系统内。当/ MI的输入是HIGH时， / MM

线被拉低，如果有内至少有两场比赛

该MU9C RCP如前面的比较的结果

周期;当有不到两年的比赛中， / MM线

浮高。当/ MI的输入为LOW时，/ MM的线是

低拉高，如果有内部的一个或多个匹配

MU9C RCP与先前的比较周期的结果;

如果没有匹配，则/ MM线悬空为高。

在/ MM线具有漏极开路输出，因此所有/ MM线

在系统内被连接在一起，得到

系统级的多重匹配指示。的状态

/ MM线将不会改变，直到之后的上升沿/ E

在一个比较周期。

TDO （ JTAG测试数据输出，输出）

该TCLK输出是测试数据输出。该引脚

内部上拉。

/ TRST （ JTAG复位输入）

在/ TRST输入复位输入，以及用于重置

测试访问端口电路的复位状态。该引脚

内部上拉。

VDD ， VSS （正电源，接地）

这些引脚是主电源连接到

MU9C RCP 。 VDD必须在3.3伏特举行， ± 0.3

伏相对于VSS端子，这是在0伏，系统

参考电势，该设备的正确操作。

注意：

在TCLK ， TMS ， TDI ，TDO和/ TRST线定义

在IEEE标准测试访问端口和边界扫描

建筑IEEE标准。 1149.1-1990和IEEE标准。

1149.1a-1993.

/ RESET

在/ RESET输入用于将MU9C RCP复位到

已知状态。当/ RESET线被拉低它

功能说明

从中读取数据，并通过写入MU9C RCP

在DQ31-0线。控制总线，这是由

芯片使能（ / E ），两个片选（ / CS1 ， / CS2 ），写

使能（ / W ），输出使能（ / OE ），有效性位控制

（ / VB ），地址有效（ / AV ），数据段控制系统（DSC ），

和地址/控制输入（ AC母线）控制

MU9C RCP 。当/ AV线为低时，交流母线

带有一个地址用于随机接入到存储器

阵列;当它为高电平时， AC总线传送控制

信息。该MU9C RCP控制状态进行

寄存器读/写，内存读/写，数据移动，

相比之下，有效位控制，初始化和

地址寄存器控制。这些功能

第15页总结在控制状态概述。

是

随机访问存储器单元时，会发生/ AV

线是低的;在写周期的有效性

位置由/ VB输入设置。当/ AV线是

高控制国家允许读取和写入访问

寄存器设置包括比较字寄存器，七面膜

寄存器，配置寄存器，状态寄存器，

地址寄存器，一个设备选择寄存器中，并且一个

指令寄存器。配置寄存器设置

该装置的持久性的工作条件：所述第

该装置的地址，选择掩码寄存器的

直接寻址的存储器写入和之间的选择

硬件和软件的控制。

启示录

数据表

MU9C RCP家庭

应用优势

IPv4地址最长前缀匹配搜索

每秒28亿个IPv4数据包最多可支持18

以线速千兆以太网或7 OC- 48 ATM端口

IPv4地址最长前缀匹配搜索

MAC地址精确匹配

处理DA和SA在190纳秒，支持3

1 GB的端口或34端口的每秒100 Mb以太网线处

速度

混合模式L3和L2单一的搜索引擎有两个

1千兆端口或29端口的每秒100 Mb以太网线处

速度

直接解决了含外部RAM

任何宽度的相关联的数据

硬件控制状态直接解决内存和

寄存器;指令和状态寄存器可选

软件控制

特色鲜明

4K ， 8K ， 16K ， 24K和32K ×64位字

32位三进制或64位二进制比较

35 ns的确定性比较和输出时间

32位数据I / O端口

16位地址匹配输出端口

地址/控制总线直接控制设备

为更快的操作和更高的吞吐量操作

七可选择屏蔽寄存器

同步操作

级联增加深度

组广泛的控制状态的灵活性

JTAG接口

4K和8K ; 100引脚LQFP封装

16K ， 24K和32K ; 35毫米BGA封装

3.3伏特操作

无铅，完全符合RoHS可用的兼容软件包

DQ31-0

/ VB

/ CS1

/ CS2

/ OE

/ AV

AC巴士

/ DSC

/ RESET

TCLK

TMS

TDI

TDO

/ TRST

控制

和

地址

解码器

比较字寄存器

屏蔽寄存器1-7

地址寄存器

配置寄存器

状态寄存器

指令寄存器

设备选择寄存器

16K

24K

32K

64字（ MU9C4K64 ）

64字（ MU9C8K64 ）

64字（ MU9C16K64 ）

64字（ MU9C24K64 ）

64字（ MU9C32K64 ）

地址数据库

优先

编码器

和

旗

逻辑

/ FI

/FF

/ M我

/ M F

/M M

PA3-0

AA巴士

图1 ：框图

MUSIC半导体，音乐徽标和短语"MUSIC Semiconductors"是

MUSIC半导体的注册商标。音乐是一个商标

MUSIC半导体。

2005年11月10日

修订版8.04

MU9C RCP家庭

概述

该MU9C RCP系列包括4K ， 8K ， 16K ， 24K的，

和32K ×64位的路由协处理器（ RCP的）与

32位宽的数据接口和一个32位的三态比较

指令。该设备是专为使用在第3层

交换机，路由器和二层交换机提供非常

使用表格高通量地址转换举行

外部RAM 。该MU9C RCP具有完全确定性

搜索时间，独立的列表和大小的

列表中的数据的位置。这种独特的功能

保证了线速地址识别呢

不会影响延迟或诱发抖动的潜伏期

全球系统。从分组报头的地址字段是

相比较存储在数组中的条目的列表。作为

该比较的结果， MU9C RCP生成

是，用于访问外部RAM中，其中端口索引

映射数据和其他相关联的信息被存储。

一组控制状态提供了一个强大而灵活的

控制接口MU9C RCP 。这种控制结构

允许内存读写，读写寄存器，

数据移动，比较，有效性控制，寻址

控制和初始化操作。

该MU9C RCP架构采用直接的硬件控制

该装置与一个独立的总线用于返回匹配的

结果。软件控制也支持系统

在不要求最高性能。

操作概述

该MU9C RCP被设计成作为一个地址转换器

在第3层交换机，路由器查找表，和第2层

开关。请参考图2为一个简化的框图

一个开关。在正常操作时，控制器

从到达的数据包中提取地址信息

形成比较数，然后将其对被比较

在MU9C RCP的内容。该MU9C RCP产生

索引被用来访问数据在外部RAM中，

其中包含用于访问网络的目的端口。

控制器读取来自RAM ，并转发该数据

该分组。

在MU9C RCP的一大特色是它的三元

比较了处理CIDR的IPv4的地址

单周期。每个MU9C RCP字的比特被配对，

使得每一对可以包含两个二进制值（0,1）或

1三元（ 0,1 ， X = "Don't Care" ）值。三元值

使用两个位，从第32位配对n位（ 31-0 ）

有位n + 32 。当存储一个三元0或1，该值对

存储写入到第n位（ 0< = n< = 31），并且所述

值的补充写入位n + 32 。因此，一个

三元0写入三元对7将包括一个0

存储在第7位和1存储的位39。当存储

三元x，0被写入两个位中的一对。

使用比特对，是32位分开，简化了

计算一对由一个处理器。假设

我们希望商店三元值包含在两个32位

处理器的话。 Word中包含要存储的值

和字M包含一个掩码值，以0在每个

位置上的X是要被存储。该值是

写入位MU9C RCP的31-0是（ A&M ）和

值被写入到比特MU9C RCP的63-32是

（ A&M ）。

一个特殊的指令， CMPT DQ ，进行三元

对比处理CIDR的IPv4地址。数据

在DQ总线上被直接用作两个比较数和

比较掩码位31-0 ，并在一个补

DQ总线数据，作为两比较数并比较

屏蔽位63-32 。因此，该指令将DQ匹配

0位，且对存储0和X，以及一个DQ位

1匹配位对存储或1和X.

的IPv4 CIDR地址是通过将他们的优先

三元编码的值代入MU9C RCP的存储器，例如

与更长的网络掩码输入（不再匹配）有

更高的优先级（低指数）。因此，当MU9C

RCP进行三态比较，它会返回

最长匹配项的索引。典型地，该系统

由处理器写入路由表初始化

信息插入到MU9C RCP 。该指数将在哪个

写操作被驱动到PA ： AA总线，使

输出端口的数据可以同时被写入到

外部RAM正确的索引。

一个位置，在地址数据库的有效性是

通过一个额外的位来确定所谓的有效位。该位

置位和复位或者用一个索引或关联

匹配。因此，当一个新的条目被写入到

数据库，其有效性位被设置有效。

当一个数据库的位置被删除，有效性位

该入口被复位，并且该位置的索引被驱动

到活动地址总线。这个简单的机制

允许维护的表中两个数据库容易

和外部RAM 。

该MU9C RCP支持简单的菊花链垂直

级联，供应优先多个设备和

提供系统级的比赛，充满指示。如果

用菊花链相连轻微定时开销

不能接受的，该MU9C RCP被设计成便于

在多个设备上的外部优先。

对于第2层应用， MAC地址被处理

在二进制模式，并且MU9C RCP查找精确的

匹配。一个MU9C RCP可用于同时处理的MAC

地址和IPv4 CIDR在同一装置中。

修订版8.04

MU9C RCP家庭

包流

ontroller

开关C ONTROL

和包

阿拉木图

RCP

ONTROL

etwork

地址

阿拉木图

开关

FABRIC

地址

M ü 9C

图2 ：开关框图

引脚说明

注意：

开始的斜杠（ "分之" ）信号名称为低电平有效。所有信号均3.3V CMOS电平。切勿将投入浮动。凸轮

建筑绘制过程中比较实质性的操作电流，强制要求使用良好的布局和旁路技术。参考

要了解更多信息，电气特性部分。

DQ31-0 （数据总线，三态，普通

输入/输出）

该DQ31-0线传送数据到和从MU9C

RCP 。当/ E输入为高的DQ31-0线

在其高阻抗状态保持。在/ W输入阻止 -

地雷是否数据流向或来自于该设备

DQ31-0线。中的数据的源或目的地是

由AC总线，DSC和/ AV线来确定。中

一个写周期，对DQ31-0行数据由注册

掉落/ E边缘。

DSC （数据段控制，输入）

当DQ总线访问64位寄存器或存储字

被执行时，在DSC的输入判断是否比特31-0

（ DSC LOW ）或位63-32 （ DSC HIGH ）进行访问。

访问32位寄存器需要DSC保持低电平。

AA12-0 / AA11-0 （活动地址，输出）

机管局总线传送地址匹配，下一步免费

地址，或随机存取地址，这取决于

最近的记忆周期。在/ OE输入使AA

公交车;当/ OE输入为高电平时， AA总线是在其

高阻抗状态;当/ OE是低电平的AA总线

活跃的。在比较之后，垂直级联系统

周期，在写在一个空闲的地址周期或读/写

最高优先级的比赛中，只有优先级最高的设备

将使其AA总线，无论/ OE的状态

输入。在不匹配的在地址数据库中的事件

一个比较周期后，或经过写在下面免费

地址周期为一个已经完全系统，最低的革命制度党

ority设备将带动AA总线全1 。机管局巴士

被锁存时/ E为低电平，并且可以自由只改变

当/ E为高电平。

AC12-0 / AC11-0 （地址/控制总线，输入）

当选择硬件控制，空调巴士传达

地址或控制信息的MU9C RCP的，这取决于

荷兰国际集团在/ AV输入的状态。当/ AV是低则

交流总线传送地址;当/ AV是HIGH交流

总线传送控制信息。交流总线上的数据是稳压

由/ E的下降沿istered 。当软件控制

选择时，AC总线的状态，不影响操作

化设备。

修订版8.04

MU9C RCP家庭

引脚说明

PA0

PA1

PA2

PA3

DQ0

DQ1

DQ2

DQ3

DQ4

DQ5

DQ6

DQ7

DQ8

DQ9

DQ10 DQ11 DQ12 DQ13 DQ14 DQ15 DQ16 DQ17

VSS

AA12

VSS

DQ18

DQ19

DQ20

AA11

AA10

VSS

DQ21

DQ22

AA9

AA8

AA7

VSS

IO V

IO VDD

VDD

VSS

DQ23

DQ24

DQ25

DQ26

DQ27

AA6

AA5

VSS

VDD

VSS

/ CS1 VSS

AA4

AA3

AA2

AA1

AA0

/CS1

VSS

VDD

VSS

DQ28

DQ29

DQ30

IO V

VSS

DQ31

/CS2_3

/CS2_4

VSS

/ CS1 / CS2_1

/ MF

/FF

VSS

VSS / CS2_2 / CS1

VSS

/ OE

/MM

VSS

TDI

VSS

/ MI

/ FI

DSC

NC TDO_3 TDI_3 TDO_2 TDI_2 TDO_1

AC12

AC11 AC10

AC9

AC8

AC7

AC6

AC5

AC4

AC3

AC2

AC1

AC0

TDO

TDI_4

TMS

TCLK / TRST / RESET / VB

/ AV

图3a： MU9CxK64 -MCM BGA引脚（底视图）

AA12/NC*

AA11

AA10

VDD

DQ 0

DQ 1

DQ 2

DQ 3

DQ 4

DQ 5

DQ 6

DQ 7

V SS

DQ 8

DQ 9

DQ 10

DQ 11

DQ 12

DQ 13

DQ 14

DQ 15

V SS

100

DSC

VSS

/MM

PA3

PA2

PA1

PA0

AA9

AA8

AA7

AA6

AA5

AA4

AA3

AA2

AA1

AA0

/ MF

/FF

/ MI

/ FI

AC 12 / NC *

AC 11

AC 10

AC 9

AC 8

VS S

AC 7

AC 6

AC 5

AC 4

AC 3

AC 2

AC 1

AC 0

VS S

TD我

TM S

TC LK

M U9C xK64

100 -PIN LQ FP

（ TOP VIEW ）

/ RESET

图3b ： MU9CxK64引脚LQFP

修订版8.04

/ TRST

/CS1

DQ16

DQ17

DQ18

DQ19

DQ20

DQ21

DQ22

DQ23

DQ24

DQ25

DQ26

DQ27

DQ28

DQ29

DQ30

DQ31

/CS2

VDD

/ OE

/ AV

VSS

/ VB

*在MU9C4K64 NC

引脚说明

MU9C RCP家庭

PA3-0 （页面地址，输出）

该PA3-0线传达页面地址信息。当

的/ OE输入为HIGH时， PA3-0输出是在其

高阻抗状态;当/ OE是低电平的PA3-0线

携带在配置举办的页面地址值

可以随意更换，只有当/ E为高电平。页面

当前活动或最高优先级的地址值

响应装置是在同一时间输出，而根据

相同的条件下，作为AA总线是活动的。

/ AV （地址有效，输入）

当被选择的硬件控制，所述/ AV输入

判断空调巴士是否携带地址或控制

信息。当/ AV为低电平时， AC总线传达了

内存地址;当/ AV为HIGH时，AC总线传达

控制信息。的/ AV线的状态被登记

由/ E的下降沿。当软件控制

选择时， / AV线指令之间的区别

并在DQ31-0线数据;当/ AV为低电平时，数据

本上DQ31-0线;当/ AV是HIGH时，一个

指令是存在于DQ11-0线。

/ E （芯片使能输入）

在/ E输入主控芯片使能和同步

控制的MU9C RCP 。当/ E为高电平时，芯片

残疾人和DQ31-0线举行了

高阻抗状态。中/ E的下降沿注册

/ W ， / CS1 ， / CS2 ， / AV ， / AC总线， DSC和/ VB和

DQ31-0线为一个写周期。 / E为低的原因

以前的比较或存储器存取的结果是

锁定在PA ： AA总线;当/ E变为高电平锁存器

打开，允许新的比较结果或随机

访问存储器的地址，以流动到PA ：AA总线。

/ VB （有效位，三态，通用输入/

输出）

期间在DQ31-0线访问时， / VB线

传达有效性信息，并从MU9C RCP 。

在写周期（ / W =低），当/ VB是低的

地址位置设置有效;当/ VB是高电平它被设置

空。在读周期（ / W = HIGH ）的有效性

所寻址的位置上读/ VB线。在一

写周期， / VB线的状态由注册

掉落/ E边缘。

/ CS1 ， / CS2 （片选1 ，片选2 ，

输入）

在/ CS1和/ CS2投入启用MU9C RCP 。如果任

/ CS1或/ CS2是低电平时，器件选择了读，

写，或通过DQ31-0线比较周期，或为

一个内部的数据传输。在/ CS1和/ CS2线不

有PA任何影响： AA总线。中/ CS1的状态

和/ CS2的线是由/ E的下降沿注册。

/ MF （匹配标志，输出）

在/ MF输出表明一个有效的匹配是否有

在上一个比较周期发生。如果

/中频输出为高电平，在一个比较周期结束时，

然后发生了不匹配;如果是低则要么匹配

该装置内发生的，或/ MI的输入为低时，

从一个更高的优先级输出/ MF空调

装置中的系统。中/ MF线的状态不会

变化，直到后/ E在上升沿

比较周期。注意， / MF表示的结果

最近的比较周期;它不会改变时，

在PA ： AA总线进行地址比其他比赛

地址。

/ W（写使能输入）

在/ W输入决定数据传输的方向上

在阅读DQ31-0线，写和数据移动

周期。当/ W为低电平时，数据流入DQ31-0

线;当/ W为高电平时，数据流出。在/ W系列还

目前AC总线上条件的控制状态，

DSC线。的/ W线的状态由注册

掉落/ E边缘。

/ MI （匹配输入，输入）

在/ MI投入下一个接收的匹配信息

在垂直方向上的级联更高优先级的MU9C RCP

系统，以提供系统级的优先级。当

/ MI输入为高电平时， / MF输出才变低，如果

还有就是在比较周期匹配;当/ MI

输入为低电平时， / MF输出将变低。在/ MF

从一个设备输出端连接到的所述/ MI输入

下一个较低优先级的设备。的中/ MI引脚

优先级最高的设备必须连接到高电平。

/ OE （输出使能输入）

在/ OE输入使PA ： AA总线。当/ OE是

高电平时， PA： AA总线处于其高阻抗状态。

当/ OE是低电平， PA： AA总线处于活动状态，并且传达

最后一个比较周期匹配地址的结果或

内存访问地址。在垂直方向上的级联系统中，

只有PA ：最高优先级设备的AA巴士会

由/ OE是低电平激活;在低优先级的设备，

在PA ： AA总线保持在高阻抗不管

中/ OE的状态。

修订版8.04