数据表
MU9C4320L ATMCAM
应用优势
高性能的VPI / VCI转换为ATM信
交换机和路由器，直到OC -48
完全确定性的翻译，独立于
该列表的大小和VPI / VCI的长度
流水线结构，提高了生产率
合法值的范围没有限制
VPI / VCI ，保证全面的互操作性
可以在没有任何时间执行细胞标记
刑罚
易缓冲区管理中的“查找和替换”模式
因为在检查中电领域的能力
的VPI / VCI翻译
在相关联的信息的量没有限制
存储与每个连接
没时间处罚时既检查VPI / VCI和
VPI仅连接
特色鲜明
4096× 32位的内容可寻址存储器（ CAM）的
70 ns的比较和每个VPI / VCI输出时间
32位数据I / O端口
16位地址匹配输出端口直接解决
含的任何相关联的数据外部RAM
宽度
地址/控制总线直接
更快的吞吐作业
控制
CAM
指令寄存器和状态寄存器的可选软件
控制
同时比较了虚拟路径和虚拟
频道
级联增加深度
组广泛的控制状态的灵活性
JTAG接口
100引脚TQFP封装; 3.3伏特操作
DQ31–0
/ VB
/E
/CS1
/CS2
/W
/ OE
/ AV
AC11–0
/ RESET
TCLK
TMS
TDI
TDO
/ TRST
控制
和
地址
解码器
比较字寄存器
屏蔽寄存器1-7
地址寄存器
配置寄存器
状态寄存器
指令寄存器
设备选择寄存器
优先
编码器
和
旗
逻辑
AA11–0
PA3–0
/ FI
/FF
/ MI
/ MF
/ MV
/ MM
4K ×32
CAM
图1 ：框图
4K ×1 VP有效性
MUSIC半导体，音乐的标志，而那句“ MUSIC半导体”是
MUSIC半导体的注册商标。音乐是一个商标
MUSIC半导体。
二零零零年十一月十三日第3版
MU9C4320L ATMCAM
概述
概述
该MU9C4320L ATMCAM是4K ×32的内容
可寻址存储器（CAM ）具有32位宽的数据
界面。该设备是专为在ATM交换机使用
和路由器以提供非常高的吞吐量的VPI / VCI
翻译通过在外部RAM中的查找表。
从ATM信元信头的VPI / VCI值进行比较
与存储在所述CAM当前连接的列表
数组。作为比较， ATMCAM的结果
生成用于访问外部地址
内存在那里的VPI / VCI的映射数据和其他信息
与该连接相关联的存储位置。
该ATMCAM同时比较的VPI / VCI在
所述CAM阵列以及VPI的在单独的VP表。
此功能提供了两种的VPC和VCC的支持，
和半比较的VPI所需的周期数
和VCI信息。一组控制状态提供了一个
强大而灵活的控制接口ATMCAM 。
这种控制结构使内存读取和写入，
寄存器的读写，数据移动，比较，有效性
控制，寻址控制，和初始化操作。
该ATMCAM架构采用非多路复用数据
总线，该设备的直接硬件控制，以及一个
独立的总线，用于返回匹配结果。软件
控制还支持系统中的最佳
是不需要的性能。
操作概述
该ATMCAM被设计成作为一个地址转换器
在ATM交换机和路由器系统的查找表。它
需要进入的VP / VC的标识符在ATM信元报头
并生成访问数据在一个外部地址
内存。拉姆持有翻译VPI / VCI信息
和其他数据与该特定连接。参考
图2为一个ATM的简化框图
开关。
的，当一个新的连接建立时， VPI / VCI
连接被写入ATMCAM 。在写周期
可以是任一特定地址的装置内，或者
下一个空闲地址。在该写操作的地址
位置被驱动到输出地址总线，从而VPI / VCI
映射数据可以同时被写入到
外部RAM在正确的地址。
与该连接建立时，控制器剥离
VPI / VCI信息关闭一个到达细胞形成
比较数，然后对内容进行比较
的ATMCAM 。该ATMCAM产生地址
用于访问在所述的VPI / VCI的映射数据
外部RAM 。控制器读取从所述数据
RAM和前缀的转换头到小区
有效载荷。
如果在交换机上的VPI仅操作，以及对完整的VPI /
VCI的ATMCAM可以比较两者的VPI和VPI /
VCI同时场。测试VPI字段选项
在ATMCAM的配置寄存器选择。
当选择时， VPI域被用于形成一个地址
访问在ATMCAM单个位的RAM阵列。
存储器中的该区域被称为VP表，并
保存的信息的单个比特表示的有效性
一个VP值。
开关
控制
和
数据
ATM数据流
CAM
控制
ATM控制器
的VPI / VCI
数据
开关
FABRIC
地址
ATMCAM
内存
图2 ：开关框图
2
第3版
操作概述
MU9C4320L ATMCAM
在VP表包含4K条目，对应于12
位中的ATM信头的VPI字段。在多
设备系统中，只有优先级最低的设备保持
VP表。在VP表A命中花费较低的优先级比
匹配的CAM的阵列，其中的VPI / VCI字段中
相比关联方式。如果在CAM中的失配
阵，但在VP表一炮打响，在VPI的值驱动
到地址输出总线。标志指示是否
CAM匹配或VP表命中发生。
该VP表不需要做两个连续的
相比较，一个在充分的VPI / VCI值，并在其他上
的VPI字段。两个字段集的测试是
由ATMCAM在单个比较周期来实现的。
所述CAM阵列中的一个位置的有效性判断
通过一个额外的比特叫做有效位。该位被置
复位或者一个地址或相联的比赛。
因此，当一个新的VPI / VCI条目被写入到
CAM，其有效期位被设置有效。
当被除去的连接，所述的有效期位为
条目被复位，并且该位置的地址被驱动到
活动地址总线。这个简单的机制允许
维护的连接列表的同时在CAM的容易
阵列和外部RAM 。
该ATMCAM支持简单的菊花链垂直
级联，供应优先多个设备和
提供系统级的比赛，充满指示。如果
用菊花链相连轻微定时开销
不能接受的，在最快的系统中， ATMCAM是
旨在促进跨外部优先
多个设备。
第3版
3
MU9C4320L ATMCAM
引脚说明
引脚说明
注意：
开始的斜杠（ “/”）信号名称为低电平有效。所有信号均3.3V CMOS电平。切勿将投入浮动。该
CAM架构中汲取比较操作大电流，强制要求使用良好的布局和旁路技术。参考
要了解更多信息，电气特性部分。
DQ31-0 （数据总线，三态，普通
输入/输出）
该DQ31-0线传送数据到和从所述
ATMCAM 。当/ E输入为高的DQ31-0线
被保持在它们的高阻抗状态。在/ W输入
判断是否数据流向或从上设备
DQ31-0线。中的数据的源或目的地是
由AC11-0线和/ AV线来确定。中
一个写周期，在DQ31-0行数据被注册
中/ E的下降沿。
AA11-0 （活动地址，输出）
该AA11-0线传达CAM匹配地址时，
VP表的地址，下一个空闲地址，或随机
访问地址，这取决于最近存储器
周期。在/ OE输入使AA11-0输出;当
的/ OE输入为HIGH时， AA11-0输出是在其
高阻抗状态;当/ OE是低电平的AA11-0
线被激活。在经过一个垂直级联系统
比较周期，写在一个空闲的地址周期或
读/写在最高优先级的比赛中，只有
优先级最高的设备将使得其AA11-0线，
无论/ OE输入的状态。中的一个的情况下
不匹配在这两个CAM阵列和VP表后，
比较周期，或写在一个空闲的地址后，
循环到一个已经完全系统中，优先级最低的
设备将带动AA11-0线全1 。该
AA11-0线被锁存时/ E为低电平，并且可以自由地
改变只有当/ E为高电平。
AC11-0 （地址/控制总线，输入）
当被选择的硬件控制，所述AC11-0线
传送地址或控制信息的ATMCAM ，
视/ AV输入的状态。当/ AV是
低则AC11-0携带的地址;当/ AV为高
AC11-0携带的控制信息。在AC11-0数据
线通过的/ E的下降沿注册。当
软件控制被选择，则AC11-0线的状态
不影响装置的动作。
DQ0
DQ1
DQ2
DQ3
VDD
DQ4
DQ5
DQ6
DQ7
GND
DQ8
DQ9
DQ10
DQ11
VDD
DQ12
DQ13
DQ14
DQ15
GND
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
GND
PA3
PA2
PA1
PA0
GND
NC
AA11
AA10
AA9
AA8
GND
AA7
AA6
AA5
AA4
VDD
AA3
AA2
AA1
AA0
GND
/ MF
/FF
VDD
/ MI
/ FI
GND
/ MV
/MM
NC
AC11
AC10
AC9
AC8
GND
AC7
AC6
AC5
AC4
VDD
AC3
AC2
AC1
AC0
GND
TDO
TDI
TMS
TCLK
ATMCAM
100引脚TQFP
（ TOP VIEW ）
DQ16
DQ17
DQ18
DQ19
VDD
DQ20
DQ21
DQ22
DQ23
GND
DQ24
DQ25
DQ26
DQ27
VDD
DQ28
DQ29
DQ30
DQ31
GND
/E
/W
/CS1
/CS2
/ OE
GND
/ AV
/ VB
/ RESET
/ TRST
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
图3 ： ATMCAM引脚
4
第3版
引脚说明
MU9C4320L ATMCAM
PA3-0 （页面地址，输出）
该PA3-0线传达页面地址信息。当
的/ OE输入为HIGH时， PA3-0输出是在其
高阻抗状态;当/ OE是低电平的PA3-0线
携带在配置举办的页面地址值
注册。该PA3-0线时，锁存/ E低，
可以随意更换，只有当/ E为高电平。页面
当前活动或最高优先级的地址值
响应装置是在同一时间输出，而根据
相同的条件下，作为AA11-0线被激活。
/ AV （地址有效，输入）
当被选择的硬件控制，所述/ AV输入
确定AC11-0线是否携带地址或
控制信息。当/ AV为低电平时， AC11-0线
传达一个内存地址;当/ AV是HIGH时，
AC11-0线传送控制信息。的状态
/ AV线是由/ E的下降沿注册。当
选择软件控制，在/ AV线的区别
在DQ31-0线路接收指令和数据之间当
/ AV为低时，数据存在于DQ31-0线;当
/ AV为高电平，指示是存在于DQ11-0
线。
/ E （芯片使能输入）
在/ E输入主控芯片使能和同步
控制的ATMCAM 。当/ E为高电平时，芯片
残疾人和DQ31-0线举行了
高阻抗状态。中/ E的下降沿注册
/ W， / CS1， / CS2， / AV ， / AC11-0线和/ VB和
DQ31-0线为一个写周期。 / E为低的原因
以前的比较或存储器存取的结果是
锁定在PA3-0 ： AA11-0线;当/ E变为高电平
闩锁打开，允许新的比较结果或
随机存取存储器的地址，以流至
PA3-0 ： AA11-0线。
/ VB （有效位，三态，普通
输入/输出）
期间在DQ31-0线访问时， / VB线
传达有效性信息，并从ATMCAM 。
在写周期（ / W =低） ，当/ VB是低的
地址位置设置有效;当/ VB是高电平它被设置
空。在读周期（ / W = HIGH ）的有效性
所寻址的位置上读/ VB线。在一
写周期， / VB线的状态由注册
掉落/ E边缘。
/ CS1 ， / CS2 （片选1 ，片选2 ，
输入）
在/ CS1和/ CS2投入启用ATMCAM 。如果任
/ CS1或/ CS2是低电平时，器件选择了读，
写，或通过DQ31-0线比较周期，或为
一个内部的数据传输。在/ CS1和/ CS2线不
对PA3-0任何效果： AA11-0输出。国家
的/ CS1和/ CS2线由下降沿注册
中/ E 。
/ MF （匹配标志，输出）
在/ MF输出表明一个有效的匹配是否有
在上一个比较周期发生。如果
/中频输出为高电平，在一个比较周期结束时，
然后发生了不匹配;如果是低则要么匹配
该装置内发生的，或/ MI的输入为低时，
从一个更高的优先级输出/ MF空调
装置中的系统。的/ MF线结合使用
与/中压线，以指示当匹配发生在
CAM阵列或VP表。如果/ MF为低，则
比赛发生CAM阵列中;如果/ MF为高，并
/中压为低电平时，则匹配发生在VP表。
无论/ MF和/压线是一个比较周期后高
其导致不匹配。中/ MF线的状态会
不会改变，直到后/ E在上升沿
比较周期。注意， / MF表示的结果
最近的比较周期;它不会改变时，
在PA3-0 ： AA11-0线进行地址比其他
比赛地址。
/ W（写使能输入）
在/ W输入决定数据传输的方向上
在阅读DQ31-0线，写和数据移动
周期。当/ W为低电平时，数据流入DQ31-0
线;当/ W为高电平时，数据流出。在/ W系列还
条件上存在AC11-0线的控制状态。
的/ W线的状态由下降沿注册
/E.
/ OE （输出使能输入）
在/ OE输入使PA3-0 ： AA11-0输出。当
/ OE为高电平， PA3-0 ： AA11-0处于它们的高阻抗
状态。当/ OE是低电平， PA3-0 ： AA11-0输出
活性，并传达最后的比较的结果
周期匹配地址或内存访问地址。在一个
垂直级联系统中，只有PA3-0 ： AA11-0
优先级最高的设备的输出将被激活
/ OE是低电平;在低优先级的设备，所述
PA3-0 ： AA11-0输出保持在高阻抗
无论/ OE的状态。
第3版
/ MI （匹配输入，输入）
在/ MI投入下一个接收的匹配信息
在垂直方向上的级联系统优先级较高的ATMCAM
以提供系统级的优先级。当/ MI输入
为高电平时， / MF输出才变为低电平，如果有一个
在一个比较周期匹配;当/ MI的输入是
低，中/ MF输出将变低。从输出/ MF
一个设备被连接到下一个的/ MI输入
低优先级的设备。最高优先级的/ MI引脚
设备必须连接到高电平。
5
数据表
MU9C4320L ATMCAM
应用优势
高性能的VPI / VCI转换为ATM信
交换机和路由器，直到OC -48
完全确定性的翻译，独立于
该列表的大小和VPI / VCI的长度
流水线结构，提高了生产率
合法值的范围没有限制
VPI / VCI ，保证全面的互操作性
可以在没有任何时间执行细胞标记
刑罚
易缓冲区管理中的“查找和替换”模式
因为在检查中电领域的能力
的VPI / VCI翻译
在相关联的信息的量没有限制
存储与每个连接
没时间处罚时既检查VPI / VCI和
VPI仅连接
特色鲜明
4096× 32位的内容可寻址存储器（ CAM）的
70 ns的比较和每个VPI / VCI输出时间
32位数据I / O端口
16位地址匹配输出端口直接解决
含的任何相关联的数据外部RAM
宽度
地址/控制总线直接
更快的吞吐作业
控制
CAM
指令寄存器和状态寄存器的可选软件
控制
同时比较了虚拟路径和虚拟
频道
级联增加深度
组广泛的控制状态的灵活性
JTAG接口
100引脚TQFP封装; 3.3伏特操作
DQ31–0
/ VB
/E
/CS1
/CS2
/W
/ OE
/ AV
AC11–0
/ RESET
TCLK
TMS
TDI
TDO
/ TRST
控制
和
地址
解码器
比较字寄存器
屏蔽寄存器1-7
地址寄存器
配置寄存器
状态寄存器
指令寄存器
设备选择寄存器
优先
编码器
和
旗
逻辑
AA11–0
PA3–0
/ FI
/FF
/ MI
/ MF
/ MV
/ MM
4K ×32
CAM
图1 ：框图
4K ×1 VP有效性
MUSIC半导体，音乐的标志，而那句“ MUSIC半导体”是
MUSIC半导体的注册商标。音乐是一个商标
MUSIC半导体。
二零零零年十一月十三日第3版
MU9C4320L ATMCAM
概述
概述
该MU9C4320L ATMCAM是4K ×32的内容
可寻址存储器（CAM ）具有32位宽的数据
界面。该设备是专为在ATM交换机使用
和路由器以提供非常高的吞吐量的VPI / VCI
翻译通过在外部RAM中的查找表。
从ATM信元信头的VPI / VCI值进行比较
与存储在所述CAM当前连接的列表
数组。作为比较， ATMCAM的结果
生成用于访问外部地址
内存在那里的VPI / VCI的映射数据和其他信息
与该连接相关联的存储位置。
该ATMCAM同时比较的VPI / VCI在
所述CAM阵列以及VPI的在单独的VP表。
此功能提供了两种的VPC和VCC的支持，
和半比较的VPI所需的周期数
和VCI信息。一组控制状态提供了一个
强大而灵活的控制接口ATMCAM 。
这种控制结构使内存读取和写入，
寄存器的读写，数据移动，比较，有效性
控制，寻址控制，和初始化操作。
该ATMCAM架构采用非多路复用数据
总线，该设备的直接硬件控制，以及一个
独立的总线，用于返回匹配结果。软件
控制还支持系统中的最佳
是不需要的性能。
操作概述
该ATMCAM被设计成作为一个地址转换器
在ATM交换机和路由器系统的查找表。它
需要进入的VP / VC的标识符在ATM信元报头
并生成访问数据在一个外部地址
内存。拉姆持有翻译VPI / VCI信息
和其他数据与该特定连接。参考
图2为一个ATM的简化框图
开关。
的，当一个新的连接建立时， VPI / VCI
连接被写入ATMCAM 。在写周期
可以是任一特定地址的装置内，或者
下一个空闲地址。在该写操作的地址
位置被驱动到输出地址总线，从而VPI / VCI
映射数据可以同时被写入到
外部RAM在正确的地址。
与该连接建立时，控制器剥离
VPI / VCI信息关闭一个到达细胞形成
比较数，然后对内容进行比较
的ATMCAM 。该ATMCAM产生地址
用于访问在所述的VPI / VCI的映射数据
外部RAM 。控制器读取从所述数据
RAM和前缀的转换头到小区
有效载荷。
如果在交换机上的VPI仅操作，以及对完整的VPI /
VCI的ATMCAM可以比较两者的VPI和VPI /
VCI同时场。测试VPI字段选项
在ATMCAM的配置寄存器选择。
当选择时， VPI域被用于形成一个地址
访问在ATMCAM单个位的RAM阵列。
存储器中的该区域被称为VP表，并
保存的信息的单个比特表示的有效性
一个VP值。
开关
控制
和
数据
ATM数据流
CAM
控制
ATM控制器
的VPI / VCI
数据
开关
FABRIC
地址
ATMCAM
内存
图2 ：开关框图
2
第3版
操作概述
MU9C4320L ATMCAM
在VP表包含4K条目，对应于12
位中的ATM信头的VPI字段。在多
设备系统中，只有优先级最低的设备保持
VP表。在VP表A命中花费较低的优先级比
匹配的CAM的阵列，其中的VPI / VCI字段中
相比关联方式。如果在CAM中的失配
阵，但在VP表一炮打响，在VPI的值驱动
到地址输出总线。标志指示是否
CAM匹配或VP表命中发生。
该VP表不需要做两个连续的
相比较，一个在充分的VPI / VCI值，并在其他上
的VPI字段。两个字段集的测试是
由ATMCAM在单个比较周期来实现的。
所述CAM阵列中的一个位置的有效性判断
通过一个额外的比特叫做有效位。该位被置
复位或者一个地址或相联的比赛。
因此，当一个新的VPI / VCI条目被写入到
CAM，其有效期位被设置有效。
当被除去的连接，所述的有效期位为
条目被复位，并且该位置的地址被驱动到
活动地址总线。这个简单的机制允许
维护的连接列表的同时在CAM的容易
阵列和外部RAM 。
该ATMCAM支持简单的菊花链垂直
级联，供应优先多个设备和
提供系统级的比赛，充满指示。如果
用菊花链相连轻微定时开销
不能接受的，在最快的系统中， ATMCAM是
旨在促进跨外部优先
多个设备。
第3版
3
MU9C4320L ATMCAM
引脚说明
引脚说明
注意：
开始的斜杠（ “/”）信号名称为低电平有效。所有信号均3.3V CMOS电平。切勿将投入浮动。该
CAM架构中汲取比较操作大电流，强制要求使用良好的布局和旁路技术。参考
要了解更多信息，电气特性部分。
DQ31-0 （数据总线，三态，普通
输入/输出）
该DQ31-0线传送数据到和从所述
ATMCAM 。当/ E输入为高的DQ31-0线
被保持在它们的高阻抗状态。在/ W输入
判断是否数据流向或从上设备
DQ31-0线。中的数据的源或目的地是
由AC11-0线和/ AV线来确定。中
一个写周期，在DQ31-0行数据被注册
中/ E的下降沿。
AA11-0 （活动地址，输出）
该AA11-0线传达CAM匹配地址时，
VP表的地址，下一个空闲地址，或随机
访问地址，这取决于最近存储器
周期。在/ OE输入使AA11-0输出;当
的/ OE输入为HIGH时， AA11-0输出是在其
高阻抗状态;当/ OE是低电平的AA11-0
线被激活。在经过一个垂直级联系统
比较周期，写在一个空闲的地址周期或
读/写在最高优先级的比赛中，只有
优先级最高的设备将使得其AA11-0线，
无论/ OE输入的状态。中的一个的情况下
不匹配在这两个CAM阵列和VP表后，
比较周期，或写在一个空闲的地址后，
循环到一个已经完全系统中，优先级最低的
设备将带动AA11-0线全1 。该
AA11-0线被锁存时/ E为低电平，并且可以自由地
改变只有当/ E为高电平。
AC11-0 （地址/控制总线，输入）
当被选择的硬件控制，所述AC11-0线
传送地址或控制信息的ATMCAM ，
视/ AV输入的状态。当/ AV是
低则AC11-0携带的地址;当/ AV为高
AC11-0携带的控制信息。在AC11-0数据
线通过的/ E的下降沿注册。当
软件控制被选择，则AC11-0线的状态
不影响装置的动作。
DQ0
DQ1
DQ2
DQ3
VDD
DQ4
DQ5
DQ6
DQ7
GND
DQ8
DQ9
DQ10
DQ11
VDD
DQ12
DQ13
DQ14
DQ15
GND
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
80
79
78
77
76
75
74
73
72
71
70
69
68
67
66
65
64
63
62
61
60
59
58
57
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
GND
PA3
PA2
PA1
PA0
GND
NC
AA11
AA10
AA9
AA8
GND
AA7
AA6
AA5
AA4
VDD
AA3
AA2
AA1
AA0
GND
/ MF
/FF
VDD
/ MI
/ FI
GND
/ MV
/MM
NC
AC11
AC10
AC9
AC8
GND
AC7
AC6
AC5
AC4
VDD
AC3
AC2
AC1
AC0
GND
TDO
TDI
TMS
TCLK
ATMCAM
100引脚TQFP
（ TOP VIEW ）
DQ16
DQ17
DQ18
DQ19
VDD
DQ20
DQ21
DQ22
DQ23
GND
DQ24
DQ25
DQ26
DQ27
VDD
DQ28
DQ29
DQ30
DQ31
GND
/E
/W
/CS1
/CS2
/ OE
GND
/ AV
/ VB
/ RESET
/ TRST
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
图3 ： ATMCAM引脚
4
第3版
引脚说明
MU9C4320L ATMCAM
PA3-0 （页面地址，输出）
该PA3-0线传达页面地址信息。当
的/ OE输入为HIGH时， PA3-0输出是在其
高阻抗状态;当/ OE是低电平的PA3-0线
携带在配置举办的页面地址值
注册。该PA3-0线时，锁存/ E低，
可以随意更换，只有当/ E为高电平。页面
当前活动或最高优先级的地址值
响应装置是在同一时间输出，而根据
相同的条件下，作为AA11-0线被激活。
/ AV （地址有效，输入）
当被选择的硬件控制，所述/ AV输入
确定AC11-0线是否携带地址或
控制信息。当/ AV为低电平时， AC11-0线
传达一个内存地址;当/ AV是HIGH时，
AC11-0线传送控制信息。的状态
/ AV线是由/ E的下降沿注册。当
选择软件控制，在/ AV线的区别
在DQ31-0线路接收指令和数据之间当
/ AV为低时，数据存在于DQ31-0线;当
/ AV为高电平，指示是存在于DQ11-0
线。
/ E （芯片使能输入）
在/ E输入主控芯片使能和同步
控制的ATMCAM 。当/ E为高电平时，芯片
残疾人和DQ31-0线举行了
高阻抗状态。中/ E的下降沿注册
/ W， / CS1， / CS2， / AV ， / AC11-0线和/ VB和
DQ31-0线为一个写周期。 / E为低的原因
以前的比较或存储器存取的结果是
锁定在PA3-0 ： AA11-0线;当/ E变为高电平
闩锁打开，允许新的比较结果或
随机存取存储器的地址，以流至
PA3-0 ： AA11-0线。
/ VB （有效位，三态，普通
输入/输出）
期间在DQ31-0线访问时， / VB线
传达有效性信息，并从ATMCAM 。
在写周期（ / W =低） ，当/ VB是低的
地址位置设置有效;当/ VB是高电平它被设置
空。在读周期（ / W = HIGH ）的有效性
所寻址的位置上读/ VB线。在一
写周期， / VB线的状态由注册
掉落/ E边缘。
/ CS1 ， / CS2 （片选1 ，片选2 ，
输入）
在/ CS1和/ CS2投入启用ATMCAM 。如果任
/ CS1或/ CS2是低电平时，器件选择了读，
写，或通过DQ31-0线比较周期，或为
一个内部的数据传输。在/ CS1和/ CS2线不
对PA3-0任何效果： AA11-0输出。国家
的/ CS1和/ CS2线由下降沿注册
中/ E 。
/ MF （匹配标志，输出）
在/ MF输出表明一个有效的匹配是否有
在上一个比较周期发生。如果
/中频输出为高电平，在一个比较周期结束时，
然后发生了不匹配;如果是低则要么匹配
该装置内发生的，或/ MI的输入为低时，
从一个更高的优先级输出/ MF空调
装置中的系统。的/ MF线结合使用
与/中压线，以指示当匹配发生在
CAM阵列或VP表。如果/ MF为低，则
比赛发生CAM阵列中;如果/ MF为高，并
/中压为低电平时，则匹配发生在VP表。
无论/ MF和/压线是一个比较周期后高
其导致不匹配。中/ MF线的状态会
不会改变，直到后/ E在上升沿
比较周期。注意， / MF表示的结果
最近的比较周期;它不会改变时，
在PA3-0 ： AA11-0线进行地址比其他
比赛地址。
/ W（写使能输入）
在/ W输入决定数据传输的方向上
在阅读DQ31-0线，写和数据移动
周期。当/ W为低电平时，数据流入DQ31-0
线;当/ W为高电平时，数据流出。在/ W系列还
条件上存在AC11-0线的控制状态。
的/ W线的状态由下降沿注册
/E.
/ OE （输出使能输入）
在/ OE输入使PA3-0 ： AA11-0输出。当
/ OE为高电平， PA3-0 ： AA11-0处于它们的高阻抗
状态。当/ OE是低电平， PA3-0 ： AA11-0输出
活性，并传达最后的比较的结果
周期匹配地址或内存访问地址。在一个
垂直级联系统中，只有PA3-0 ： AA11-0
优先级最高的设备的输出将被激活
/ OE是低电平;在低优先级的设备，所述
PA3-0 ： AA11-0输出保持在高阻抗
无论/ OE的状态。
第3版
/ MI （匹配输入，输入）
在/ MI投入下一个接收的匹配信息
在垂直方向上的级联系统优先级较高的ATMCAM
以提供系统级的优先级。当/ MI输入
为高电平时， / MF输出才变为低电平，如果有一个
在一个比较周期匹配;当/ MI的输入是
低，中/ MF输出将变低。从输出/ MF
一个设备被连接到下一个的/ MI输入
低优先级的设备。最高优先级的/ MI引脚
设备必须连接到高电平。
5
QQ：2881677436 复制
