MYSON世纪
技术
MTV412M
（REV 0.9 ）
8051嵌入式控制器监控
128K闪存式与ISP
特点
8051内核， 12MHz的工作频率与双CPU的时钟选项
0.35微米工艺; 3.3V / 5V电源; 5V I / O宽容
1024字节的RAM ; 128K字节的闪存程序存储器， ROM支持在系统编程（ ISP）无需启动代码
最大14通道的PWM DAC
最高38 （ 44针）或36 （ 42针） I / O引脚
同步处理器复合分离/插入，H / V极性/频率检测和极性调整
时钟输出以驱动其它装置
内置低功率复位电路
符合VESA DDC1 / 2B / 2BI / 2B +标准
三人从IIC地址;两个H / W自动转移DDC1 / DDC2x两个D- sub和DVI接口数据
单主IIC接口用于内部设备通信
最大4通道8位A / D转换器
闪存ROM中的程序代码保护选择
42引脚SDIP或44引脚PLCC / PQFP封装
一般说明
该MTV412M微控制器是针对液晶显示器，液晶电视或8051 CPU为核心的嵌入式设备
智能面板程序。它包括一个8051的CPU核心， 1024字节的SRAM ，片16K位的EEPROM ， 14
PWM的DAC ， VESA DDC两个D- sub和DVI接口， 4通道8位ADC ，硬件ISP不开机
代码和128K字节的内部程序闪存ROM的42引脚SDIP ， 44引脚PLCC / PQFP封装。
P1.0-7
P3.0-2
P3.4
P0.0-7
P2.0-3
RD
WR
ALE
INT1
P0.0-7
P2.0-3
RD
WR
ALE
INT1
XFR
AUXRAM &
DDCRAM1 &
DDCRAM2
8051
CORE
RST
X1
X2
CKO
ADC
AD0-3
H / VSYNC
控制
HSYNC
VSYNC
HBLANK
VBLANK
HCLAMP
VCOAST
ISCL
ISDA
HSCL1
HSDA1
HSCL2
HSDA2
PWM DAC
P7.0-7
P6.0-7
P5.0-6
P4.0-2
DA0-13
AUX
I / O
16K-BIT
EEPROM
DDC & IIC
接口
该数据表包含的新产品信息。民生科技科技保留权利修改产品规格无
通知。无责任承担由于使用本产品造成的。在任何授权不得销售该产品。
修订版0.9
-1-
2002年4月
MYSON世纪
技术
引脚配置
MTV412M
（REV 0.9 ）
A“ CMOS输出引脚”意味着它可以吸收和驱动至少4mA电流的电流。所以不推荐使用这种
引脚输入功能。
A“开漏针”意味着它可以吸收至少4mA电流的电流，但只能驱动10 的20uA至VDD 。它可以用作
输入或输出功能，需要一个外部上拉电阻。
A“ 8051标准针”是一个伪开漏引脚。它可以吸收至少4mA电流时的电流输出为低电平时，
和驱动器的至少4毫安电流值为160ns时，从低到高的输出过境，然后一直在100uA的驱动
保持销处于高电平。它可以用作输入或输出功能。它需要一个外部上拉
电阻驱动重负载设备时。
4mA
10uA
120uA
2 OSC
期
延迟
4mA
产量
数据
输入
数据
8051标准引脚
针
4mA
无电流
产量
数据
4mA
针
输入
数据
4mA
产量
数据
针
CMOS输出引脚
开漏引脚
电源配置
该MTV412M可以在5V或3.3V供电系统正常工作。
在5V电源系统中， VDD引脚连接到5V电源和VDD3需要一个外部
电容，所有的输出引脚可以从0摆动5V ，输入引脚可以接受0 5V的输入范围。和ADC
转换范围为5V 。但是， X1和X2引脚必须保持低于3.3V 。
在3.3V电源系统中， VDD和VDD3连接到3.3V电源，所有输出引脚从摆动
0 3.3V ， HSYNC ， VSYNC和开漏引脚可以接受0 5V输入范围，其他引脚必须保持
3.3V以下。和ADC转换范围是3.3V 。
5V
VDD
VDD
VDD3
VDD3
10u
3.3V
VDD
VDD3
MTV412M在
5V系统
MTV412M在
3.3V系统
修订版0.9
-3-
2002年4月
MYSON世纪
技术
引脚说明
名字
VDD3
VDD
VSS
X2
X1
RST
DA0/P5.0
DA1/P5.1
DA2/P5.2
DA3/P5.3
DA4/P5.4
DA5/P5.5
DA6/P5.6/CKO
DA7/P7.0/HCLAMP
DA8/P7.1
DA9/P7.2
HSCL1/P3.0/Rxd
HSDA1/P3.1/Txd
HSCL2/P7.5
HSDA2/P7.6
P3.2/INT0
ISDA/P3.4/T0
ISCL/P7.7
P1.0
P1.1
P1.2
P1.3
P1.4
P1.5
P1.6
P1.7
P6.0/AD0
P6.1/AD1
P6.2/AD2
P6.3/AD3
P6.4/DA10
P6.5/DA11
P6.6/DA12
P6.7/DA13
VBLANK/P4.0
HBLANK/P4.1
P4.2
HSYNC/P7.3
VSYNC/P7.4
PIN号
42
44
4
4
8
8
9
10
10
11
11
12
7
7
3
3
2
2
1
1
40
42
39
41
38
40
32
33
37
36
28
27
6
5
18
12
13
16
17
19
20
21
22
23
24
26
25
15
-
29
30
31
-
34
35
14
41
42
34
35
39
38
29
28
6
5
19
13
14
17
18
20
21
22
23
24
25
27
26
16
9
30
31
32
33
36
37
15
43
44
TYPE
O
-
-
O
I
I
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
O
O
O
I / O
I / O
描述
MTV412M
（REV 0.9 ）
3.3V内核电源
5V或3.3V正电源
地
振荡器输出
振荡器输入
高电平有效复位
PWM DAC输出/通用I / O（ CMOS ）
PWM DAC输出/通用I / O（ CMOS ）
PWM DAC输出/通用I / O（ CMOS ）
PWM DAC输出/通用I / O（ CMOS ）
PWM DAC输出/通用I / O（ CMOS ）
PWM DAC输出/通用I / O（ CMOS ）
PWM DAC输出/通用I / O /振荡器频率。时钟
输出（ CMOS）的
PWM DAC输出/通用I / O /水平同步脉冲钳位
输出（ CMOS）的
PWM DAC输出/通用I / O （漏极开路）
PWM DAC输出/通用I / O （漏极开路）
从站IIC 1时钟/通用I / O / RXD （漏极开路）
从站IIC 1数据/通用I / O / TXD （漏极开路）
从站IIC 2个时钟/通用I / O （漏极开路）
从站IIC 2数据/通用I / O （漏极开路）
通用I / O / INT0 （ 8051标准）
主IIC数据/通用I / O / T0 （漏极开路）
主IIC时钟/通用I / O （漏极开路）
通用I / O （ CMOS输出或8051标准）
通用I / O （ CMOS输出或8051标准）
通用I / O （ CMOS输出或8051标准）
通用I / O （ CMOS输出或8051标准）
通用I / O （ CMOS输出或8051标准）
通用I / O （ CMOS输出或8051标准）
通用I / O （ CMOS输出或8051标准）
通用I / O （ CMOS输出或8051标准）
通用I / O / ADC输入（ CMOS ）
通用I / O / ADC输入（ CMOS ）
通用I / O / ADC输入/半水平同步输入（ CMOS ）
通用I / O / ADC输入（ CMOS ）
通用I / O / PWM DAC输出（ CMOS ）
通用I / O / PWM DAC输出（ CMOS ）
通用I / O / PWM DAC输出（ CMOS ）
通用I / O / PWM DAC输出（ CMOS ）
垂直空白（ CMOS ） /通用输出（ CMOS ）
卧式空白（ CMOS ） /通用输出（ CMOS ）
通用输出（ CMOS ）
水平同步或复合同步输入/通用
I / O （ CMOS ）
垂直同步输入/通用I / O（ CMOS ）
修订版0.9
-4-
2002年4月
MYSON世纪
技术
功能说明
1. 8051 CPU内核
MTV412M
（REV 0.9 ）
MTV412M的CPU内核与业界标准的8051 ，其中包括256字节RAM兼容，
特殊功能寄存器（ SFR ） ，两个定时器， 5个中断源和一个串行接口。 CPU核心
取其从128K的程序代码字节闪存的MTV412M 。它使用端口0和端口2访问
“外部特殊功能寄存器” （ XFR ）和外部辅助RAM （ AUXRAM ） 。
CPU核心可以在双速率运行时FclkE设置。一旦该位被设置，则CPU运行好象一个24MHz的
震荡器上施加MTV412M ，但外设（IIC ，DDC， H / V处理器）仍然在原频率上运行。
注：本文档中列出的所有寄存器位于8051的外部RAM区（ XFR ） 。对于内部RAM
存储器映射，请参阅8051的规范。
2.内存分配
2.1内部特殊功能寄存器（ SFR ）
SFR的是一组寄存器相同标准8051的。
2.2内部RAM
总共有256字节的内部RAM中MTV412M ，同为8052 。
2.3外部特殊功能寄存器（ XFR ）
该XFR是一组分配在8051外部RAM区F00h寄存器 - FFFh的。这些寄存器
用于特殊功能。程序可以使用"MOVX"指令来访问这些寄存器。
2.4辅助RAM （ AUXRAM ）
总共有256个字节的辅助RAM中分配在8051外部RAM区域800H - 8FFH 。节目
可以使用"MOVX"指令来访问AUXRAM 。
2.5双端口RAM（ DDCRAM1 & DDCRAM2 ）
有2x256字节的双端口RAM分配在8051外部RAM区900H - 9FFh & E00h - EFFh
对于H / W自动传输DDC 。外部DDC1 / 2主机可以访问RAM为如果两个24LC02 EEPROM成为
连接到接口。该HSCL1 ， HSDA1引脚可以直接访问DDCRAM1 。和HSCL2 ，
HSDA2引脚可以直接访问DDCRAM2 。程序也可以使用"MOVX"指令来访问这些
内存。
FFH
内部RAM
通过可访问
间接
只有解决
（使用
MOV A ， @日
指令）
SFR
通过可访问
直接寻址
FFFH
XFR
通过可访问
间接的外部
内存寻址
（使用MOVX
指令）
EFFh
DDCRAM1
通过可访问
间接的外部
内存寻址
（使用MOVX
指令）
80h
7Fh
内部RAM
通过可访问
直接和间接
地址
F00h
8FFh
AUXRAM
通过可访问
间接的外部
内存寻址
（使用MOVX
指令
E00h
9FFh
DDCRAM2
通过可访问
间接的外部
内存寻址
（使用MOVX
指令）
00h
800h
900h
修订版0.9
-5-
2002年4月
MYSON世纪
技术
MTV412M
（REV 0.9 ）
8051嵌入式控制器监控
128K闪存式与ISP
特点
8051内核， 12MHz的工作频率与双CPU的时钟选项
0.35微米工艺; 3.3V / 5V电源; 5V I / O宽容
1024字节的RAM ; 128K字节的闪存程序存储器， ROM支持在系统编程（ ISP）无需启动代码
最大14通道的PWM DAC
最高38 （ 44针）或36 （ 42针） I / O引脚
同步处理器复合分离/插入，H / V极性/频率检测和极性调整
时钟输出以驱动其它装置
内置低功率复位电路
符合VESA DDC1 / 2B / 2BI / 2B +标准
三人从IIC地址;两个H / W自动转移DDC1 / DDC2x两个D- sub和DVI接口数据
单主IIC接口用于内部设备通信
最大4通道8位A / D转换器
闪存ROM中的程序代码保护选择
42引脚SDIP或44引脚PLCC / PQFP封装
一般说明
该MTV412M微控制器是针对液晶显示器，液晶电视或8051 CPU为核心的嵌入式设备
智能面板程序。它包括一个8051的CPU核心， 1024字节的SRAM ，片16K位的EEPROM ， 14
PWM的DAC ， VESA DDC两个D- sub和DVI接口， 4通道8位ADC ，硬件ISP不开机
代码和128K字节的内部程序闪存ROM的42引脚SDIP ， 44引脚PLCC / PQFP封装。
P1.0-7
P3.0-2
P3.4
P0.0-7
P2.0-3
RD
WR
ALE
INT1
P0.0-7
P2.0-3
RD
WR
ALE
INT1
XFR
AUXRAM &
DDCRAM1 &
DDCRAM2
8051
CORE
RST
X1
X2
CKO
ADC
AD0-3
H / VSYNC
控制
HSYNC
VSYNC
HBLANK
VBLANK
HCLAMP
VCOAST
ISCL
ISDA
HSCL1
HSDA1
HSCL2
HSDA2
PWM DAC
P7.0-7
P6.0-7
P5.0-6
P4.0-2
DA0-13
AUX
I / O
16K-BIT
EEPROM
DDC & IIC
接口
该数据表包含的新产品信息。民生科技科技保留权利修改产品规格无
通知。无责任承担由于使用本产品造成的。在任何授权不得销售该产品。
修订版0.9
-1-
2002年4月
MYSON世纪
技术
引脚配置
MTV412M
（REV 0.9 ）
A“ CMOS输出引脚”意味着它可以吸收和驱动至少4mA电流的电流。所以不推荐使用这种
引脚输入功能。
A“开漏针”意味着它可以吸收至少4mA电流的电流，但只能驱动10 的20uA至VDD 。它可以用作
输入或输出功能，需要一个外部上拉电阻。
A“ 8051标准针”是一个伪开漏引脚。它可以吸收至少4mA电流时的电流输出为低电平时，
和驱动器的至少4毫安电流值为160ns时，从低到高的输出过境，然后一直在100uA的驱动
保持销处于高电平。它可以用作输入或输出功能。它需要一个外部上拉
电阻驱动重负载设备时。
4mA
10uA
120uA
2 OSC
期
延迟
4mA
产量
数据
输入
数据
8051标准引脚
针
4mA
无电流
产量
数据
4mA
针
输入
数据
4mA
产量
数据
针
CMOS输出引脚
开漏引脚
电源配置
该MTV412M可以在5V或3.3V供电系统正常工作。
在5V电源系统中， VDD引脚连接到5V电源和VDD3需要一个外部
电容，所有的输出引脚可以从0摆动5V ，输入引脚可以接受0 5V的输入范围。和ADC
转换范围为5V 。但是， X1和X2引脚必须保持低于3.3V 。
在3.3V电源系统中， VDD和VDD3连接到3.3V电源，所有输出引脚从摆动
0 3.3V ， HSYNC ， VSYNC和开漏引脚可以接受0 5V输入范围，其他引脚必须保持
3.3V以下。和ADC转换范围是3.3V 。
5V
VDD
VDD
VDD3
VDD3
10u
3.3V
VDD
VDD3
MTV412M在
5V系统
MTV412M在
3.3V系统
修订版0.9
-3-
2002年4月
MYSON世纪
技术
引脚说明
名字
VDD3
VDD
VSS
X2
X1
RST
DA0/P5.0
DA1/P5.1
DA2/P5.2
DA3/P5.3
DA4/P5.4
DA5/P5.5
DA6/P5.6/CKO
DA7/P7.0/HCLAMP
DA8/P7.1
DA9/P7.2
HSCL1/P3.0/Rxd
HSDA1/P3.1/Txd
HSCL2/P7.5
HSDA2/P7.6
P3.2/INT0
ISDA/P3.4/T0
ISCL/P7.7
P1.0
P1.1
P1.2
P1.3
P1.4
P1.5
P1.6
P1.7
P6.0/AD0
P6.1/AD1
P6.2/AD2
P6.3/AD3
P6.4/DA10
P6.5/DA11
P6.6/DA12
P6.7/DA13
VBLANK/P4.0
HBLANK/P4.1
P4.2
HSYNC/P7.3
VSYNC/P7.4
PIN号
42
44
4
4
8
8
9
10
10
11
11
12
7
7
3
3
2
2
1
1
40
42
39
41
38
40
32
33
37
36
28
27
6
5
18
12
13
16
17
19
20
21
22
23
24
26
25
15
-
29
30
31
-
34
35
14
41
42
34
35
39
38
29
28
6
5
19
13
14
17
18
20
21
22
23
24
25
27
26
16
9
30
31
32
33
36
37
15
43
44
TYPE
O
-
-
O
I
I
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
O
O
O
I / O
I / O
描述
MTV412M
（REV 0.9 ）
3.3V内核电源
5V或3.3V正电源
地
振荡器输出
振荡器输入
高电平有效复位
PWM DAC输出/通用I / O（ CMOS ）
PWM DAC输出/通用I / O（ CMOS ）
PWM DAC输出/通用I / O（ CMOS ）
PWM DAC输出/通用I / O（ CMOS ）
PWM DAC输出/通用I / O（ CMOS ）
PWM DAC输出/通用I / O（ CMOS ）
PWM DAC输出/通用I / O /振荡器频率。时钟
输出（ CMOS）的
PWM DAC输出/通用I / O /水平同步脉冲钳位
输出（ CMOS）的
PWM DAC输出/通用I / O （漏极开路）
PWM DAC输出/通用I / O （漏极开路）
从站IIC 1时钟/通用I / O / RXD （漏极开路）
从站IIC 1数据/通用I / O / TXD （漏极开路）
从站IIC 2个时钟/通用I / O （漏极开路）
从站IIC 2数据/通用I / O （漏极开路）
通用I / O / INT0 （ 8051标准）
主IIC数据/通用I / O / T0 （漏极开路）
主IIC时钟/通用I / O （漏极开路）
通用I / O （ CMOS输出或8051标准）
通用I / O （ CMOS输出或8051标准）
通用I / O （ CMOS输出或8051标准）
通用I / O （ CMOS输出或8051标准）
通用I / O （ CMOS输出或8051标准）
通用I / O （ CMOS输出或8051标准）
通用I / O （ CMOS输出或8051标准）
通用I / O （ CMOS输出或8051标准）
通用I / O / ADC输入（ CMOS ）
通用I / O / ADC输入（ CMOS ）
通用I / O / ADC输入/半水平同步输入（ CMOS ）
通用I / O / ADC输入（ CMOS ）
通用I / O / PWM DAC输出（ CMOS ）
通用I / O / PWM DAC输出（ CMOS ）
通用I / O / PWM DAC输出（ CMOS ）
通用I / O / PWM DAC输出（ CMOS ）
垂直空白（ CMOS ） /通用输出（ CMOS ）
卧式空白（ CMOS ） /通用输出（ CMOS ）
通用输出（ CMOS ）
水平同步或复合同步输入/通用
I / O （ CMOS ）
垂直同步输入/通用I / O（ CMOS ）
修订版0.9
-4-
2002年4月
MYSON世纪
技术
功能说明
1. 8051 CPU内核
MTV412M
（REV 0.9 ）
MTV412M的CPU内核与业界标准的8051 ，其中包括256字节RAM兼容，
特殊功能寄存器（ SFR ） ，两个定时器， 5个中断源和一个串行接口。 CPU核心
取其从128K的程序代码字节闪存的MTV412M 。它使用端口0和端口2访问
“外部特殊功能寄存器” （ XFR ）和外部辅助RAM （ AUXRAM ） 。
CPU核心可以在双速率运行时FclkE设置。一旦该位被设置，则CPU运行好象一个24MHz的
震荡器上施加MTV412M ，但外设（IIC ，DDC， H / V处理器）仍然在原频率上运行。
注：本文档中列出的所有寄存器位于8051的外部RAM区（ XFR ） 。对于内部RAM
存储器映射，请参阅8051的规范。
2.内存分配
2.1内部特殊功能寄存器（ SFR ）
SFR的是一组寄存器相同标准8051的。
2.2内部RAM
总共有256字节的内部RAM中MTV412M ，同为8052 。
2.3外部特殊功能寄存器（ XFR ）
该XFR是一组分配在8051外部RAM区F00h寄存器 - FFFh的。这些寄存器
用于特殊功能。程序可以使用"MOVX"指令来访问这些寄存器。
2.4辅助RAM （ AUXRAM ）
总共有256个字节的辅助RAM中分配在8051外部RAM区域800H - 8FFH 。节目
可以使用"MOVX"指令来访问AUXRAM 。
2.5双端口RAM（ DDCRAM1 & DDCRAM2 ）
有2x256字节的双端口RAM分配在8051外部RAM区900H - 9FFh & E00h - EFFh
对于H / W自动传输DDC 。外部DDC1 / 2主机可以访问RAM为如果两个24LC02 EEPROM成为
连接到接口。该HSCL1 ， HSDA1引脚可以直接访问DDCRAM1 。和HSCL2 ，
HSDA2引脚可以直接访问DDCRAM2 。程序也可以使用"MOVX"指令来访问这些
内存。
FFH
内部RAM
通过可访问
间接
只有解决
（使用
MOV A ， @日
指令）
SFR
通过可访问
直接寻址
FFFH
XFR
通过可访问
间接的外部
内存寻址
（使用MOVX
指令）
EFFh
DDCRAM1
通过可访问
间接的外部
内存寻址
（使用MOVX
指令）
80h
7Fh
内部RAM
通过可访问
直接和间接
地址
F00h
8FFh
AUXRAM
通过可访问
间接的外部
内存寻址
（使用MOVX
指令
E00h
9FFh
DDCRAM2
通过可访问
间接的外部
内存寻址
（使用MOVX
指令）
00h
800h
900h
修订版0.9
-5-
2002年4月
QQ：2881677436 复制
