MYSON
技术
MTV312M64
（REV 0.99 ）
8051嵌入式控制器监控
闪光类型具有ISP
特点
8051内核， 12MHz的工作频率与双CPU的时钟选项
0.35微米工艺; 5V / 3.3V电源和I / O; 3.3V核心业务
1024字节的RAM ; 64K字节程序闪存ROM支持在系统编程（ ISP ）
最大14通道的PWM DAC
最多31个I / O引脚
同步处理器复合分离/插入，H / V极性/频率检测和极性调整
内置低功率复位电路
内建自测试模式发生器有四个自由运行时序
符合VESA DDC1 / 2B / 2BI / 2B +标准
双从IIC地址; H / W自动转移DDC1 / DDC2x数据
单主IIC接口用于内部设备通信
最大4通道6位ADC
看门狗定时器，可编程间隔
闪存ROM中的程序代码保护选择
40引脚DIP ， 42引脚SDIP或44引脚PLCC封装
一般说明
该MTV312M微控制器是一种用于CRT / LCD尤其是针对8051 CPU为核心的嵌入式设备
监控应用程序。它包括一个8051 CPU核心， 1024个字节的SRAM ， 14内置PWM的DAC ， VESA DDC
接口， 4通道A / D转换器和一个64K字节的内部程序闪存ROM 。
框图
P1.0-7
P3.0-2
P3.4-5
P0.0-7
P2.0-3
RD
WR
ALE
INT1
P0.0-7
P2.0-3
RD
WR
ALE
INT1
XFR
AUXRAM &
DDCRAM
8051
CORE
RST
X1
X2
AD0-3
ADC
H / VSYNC
控制
HSYNC
VSYNC
HBLANK
VBLANK
ISCL
ISDA
HSCL
HSDA
PWM DAC
P6.0-7
P5.0-6
P4.0-2
AUX
I / O
DA0-13
DDC & IIC
接口
该数据表包含的新产品信息。民生科技科技保留权利修改产品规格无
通知。无责任承担由于使用本产品造成的。在任何授权不得销售该产品。
修订0.99
-1-
2001/07/26
MYSON
技术
引脚配置
MTV312M64
（REV 0.99 ）
A“ CMOS输出引脚”意味着它可以吸收和驱动至少4mA电流的电流。所以不推荐使用这种
引脚输入功能。
A“开漏针”意味着它可以吸收至少4mA电流的电流，但只能驱动10 的20uA至VDD 。它可以用作
输入或输出功能，需要一个外部上拉电阻。
A“ 8051标准针”是一个伪开漏引脚。它可以吸收至少4mA电流时的电流输出为低电平时，
和驱动器的至少4毫安电流值为160ns时，从低到高的输出过境，然后一直在100uA的驱动
保持销处于高电平。它可以用作输入或输出功能。它需要一个外部上拉
电阻驱动重负载设备时。
4mA
10uA
120uA
2 OSC
期
延迟
4mA
产量
数据
输入
数据
8051标准引脚
针
4mA
无电流
产量
数据
4mA
针
输入
数据
4mA
产量
数据
针
CMOS输出引脚
开漏引脚
电源配置
该MTV312M可以在5V或3.3V供电系统正常工作。
在5V电源系统中， VDD引脚连接到5V电源和VDD3需要一个外部电容，全
输出引脚可以从0摆动5V ，输入引脚可以接受05V输入范围。和ADC的转换范围为5V 。
但是， X1和X2引脚必须保持低于3.3V 。
在3.3V电源系统中， VDD和VDD3连接到3.3V电源，所有输出引脚0摇摆3.3V ，
HSYNC ， VSYNC和开漏引脚可以接受0 5V输入范围，其他引脚必须保持低于3.3V 。和
ADC的转换范围是3.3V 。
5V
VDD
VDD3
10u
3.3V
VDD
VDD3
MTV312M在
5V系统
MTV312M在
3.3V系统
修订0.99
-3-
2001/07/26
MYSON
技术
引脚说明
名字
VDD3
VDD
VSS
X2
X1
RST
DA0/P5.0
DA1/P5.1
DA2/P5.2
DA3/P5.3
DA4/P5.4
DA5/P5.5
DA6/P5.6
DA7/HCLAMP
DA8/HLFHO
DA9/HALFV
HSCL/P3.0/Rxd
HSDA/P3.1/Txd
P3.2/INT0
ISDA/P3.4/T0
ISCL/P3.5/T1
P1.0
P1.1
P1.2
P1.3
P1.4
P1.5
P1.6
P1.7
P6.0/AD0
P6.1/AD1
P6.2/AD2/HLFHI
P6.3/AD3
P6.4/DA10
P6.5/DA11
P6.6/DA12
P6.7/DA13
VBLANK/P4.0
HBLANK/P4.1
STOUT/P4.2
HSYNC
VSYNC
PIN号
40 42 44
4
4
4
5
8
8
6
9
10
7
10 11
8
11 12
29
7
7
3
3
3
2
2
2
1
1
1
38 40 42
37 39 41
36 38 40
30 32 34
31 33 35
35 37 39
34 36 38
25 28 29
24 27 28
15 18 19
9
12 13
10 13 14
13 16 17
14 17 18
16 19 20
17 20 21
18 21 22
19 22 23
20 23 24
21 24 25
23 26 27
22 25 26
12 15 16
-
-
9
26 29 30
27 30 31
28 31 32
-
-
33
32 34 36
33 35 37
11 14 15
39 41 43
40 42 44
TYPE
O
-
-
O
I
I
I / O
I / O
I / O
I / O
I / O
I / O
I / O
O
O
O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
O
O
O
I
I
描述
MTV312M64
（REV 0.99 ）
3.3V内核电源
5V或3.3V正电源
地
振荡器输出
振荡器输入
高电平有效复位
PWM DAC输出/通用I / O（ CMOS ）
PWM DAC输出/通用I / O（ CMOS ）
PWM DAC输出/通用I / O（ CMOS ）
PWM DAC输出/通用I / O（ CMOS ）
PWM DAC输出/通用I / O（ CMOS ）
PWM DAC输出/通用I / O（ CMOS ）
PWM DAC输出/通用I / O（ CMOS ）
PWM DAC输出/水平同步钳位脉冲输出（ CMOS ）
PWM DAC输出/水平同步频率的一半。输出（漏极开路）
PWM DAC输出/垂直同步频率的一半。输出（漏极开路）
从站IIC时钟/通用I / O / RXD （漏极开路）
从站IIC数据/通用I / O / TXD （漏极开路）
通用I / O / INT0 （ 8051标准）
主IIC数据/通用I / O / T0 （漏极开路）
主IIC时钟/通用I / O / T1 （漏极开路）
通用I / O （ CMOS输出或8051标准）
通用I / O （ CMOS输出或8051标准）
通用I / O （ CMOS输出或8051标准）
通用I / O （ CMOS输出或8051标准）
通用I / O （ CMOS输出或8051标准）
通用I / O （ CMOS输出或8051标准）
通用I / O （ CMOS输出或8051标准）
通用I / O （ CMOS输出或8051标准）
通用I / O / ADC输入（ CMOS ）
通用I / O / ADC输入（ CMOS ）
通用I / O / ADC输入/半水平同步输入（ CMOS ）
通用I / O / ADC输入（ CMOS ）
通用I / O / PWM DAC输出（ CMOS ）
通用I / O / PWM DAC输出（ CMOS ）
通用I / O / PWM DAC输出（ CMOS ）
通用I / O / PWM DAC输出（ CMOS ）
垂直空白（ CMOS ） /通用输出（ CMOS ）
卧式空白（ CMOS ） /通用输出（ CMOS ）
自检的视频输出（ CMOS ） /通用输出（ CMOS ）
水平同步或复合同步输入
垂直同步输入
修订0.99
-4-
2001/07/26
MYSON
技术
功能说明
1. 8051 CPU内核
MTV312M64
（REV 0.99 ）
MTV312M的CPU内核与业界标准的8051 ，其中包括256字节RAM兼容，
特殊功能寄存器（ SFR ） ，两个定时器， 5个中断源和一个串行接口。 CPU核心
取其从64K的程序代码字节Flash中MTV312M 。它使用端口0和端口2访问
“外部特殊功能寄存器” （ XFR ）和外部辅助RAM （ AUXRAM ） 。
CPU核心可以在双速率运行时FclkE设置。一旦该位被设置，则CPU运行好象一个24MHz的
X'被施加于MTV312M ，但外设（IIC ，DDC， H / V处理器）仍然在原频率上运行。
TAL
注：本文档中列出的所有寄存器位于8051 '外部RAM区（ XFR ） 。对于内部RAM
s
存储器映射，请参阅8051的规范。
2.内存分配
2.1内部特殊功能寄存器（ SFR ）
SFR的是一组寄存器相同标准8051的。
2.2内部RAM
总共有256字节的内部RAM中MTV312M ，同为8052 。
2.3外部特殊功能寄存器（ XFR ）
该XFR是一组分配在8051外部RAM区F00h寄存器 - FFFh的。这些寄存器
用于特殊功能。程序可以使用"MOVX"指令来访问这些寄存器。
2.4辅助RAM （ AUXRAM ）
总共有512个字节的辅助RAM中分配在8051外部RAM区域800H - 9FFh 。节目
可以使用"MOVX"指令来访问AUXRAM 。
2.5双端口RAM（ DDCRAM ）
有256字节的双端口RAM分配在8051外部RAM区E00h - EFFh 。程序可以
使用"MOVX"指令访问RAM中。外部DDC1 / 2主机可以访问RAM仿佛24LC02
EEPROM被连接到接口。
FFH
内部RAM
通过可访问
间接
只有解决
（使用
MOV A ， @日
指令）
SFR
通过可访问
直接寻址
FFFH
XFR
通过可访问
间接的外部
内存寻址
（使用MOVX
指令）
EFFh
DDCRAM
通过可访问
间接的外部
内存寻址
（使用MOVX
指令）
80h
7Fh
F00h
内部RAM
通过可访问
直接和间接
地址
E00h
9FFh
AUXRAM
通过可访问
间接的外部
内存寻址
（使用MOVX
指令
00h
800h
修订0.99
-5-
2001/07/26
MYSON
技术
MTV312M64
（REV 0.99 ）
8051嵌入式控制器监控
闪光类型具有ISP
特点
8051内核， 12MHz的工作频率与双CPU的时钟选项
0.35微米工艺; 5V / 3.3V电源和I / O; 3.3V核心业务
1024字节的RAM ; 64K字节程序闪存ROM支持在系统编程（ ISP ）
最大14通道的PWM DAC
最多31个I / O引脚
同步处理器复合分离/插入，H / V极性/频率检测和极性调整
内置低功率复位电路
内建自测试模式发生器有四个自由运行时序
符合VESA DDC1 / 2B / 2BI / 2B +标准
双从IIC地址; H / W自动转移DDC1 / DDC2x数据
单主IIC接口用于内部设备通信
最大4通道6位ADC
看门狗定时器，可编程间隔
闪存ROM中的程序代码保护选择
40引脚DIP ， 42引脚SDIP或44引脚PLCC封装
一般说明
该MTV312M微控制器是一种用于CRT / LCD尤其是针对8051 CPU为核心的嵌入式设备
监控应用程序。它包括一个8051 CPU核心， 1024个字节的SRAM ， 14内置PWM的DAC ， VESA DDC
接口， 4通道A / D转换器和一个64K字节的内部程序闪存ROM 。
框图
P1.0-7
P3.0-2
P3.4-5
P0.0-7
P2.0-3
RD
WR
ALE
INT1
P0.0-7
P2.0-3
RD
WR
ALE
INT1
XFR
AUXRAM &
DDCRAM
8051
CORE
RST
X1
X2
AD0-3
ADC
H / VSYNC
控制
HSYNC
VSYNC
HBLANK
VBLANK
ISCL
ISDA
HSCL
HSDA
PWM DAC
P6.0-7
P5.0-6
P4.0-2
AUX
I / O
DA0-13
DDC & IIC
接口
该数据表包含的新产品信息。民生科技科技保留权利修改产品规格无
通知。无责任承担由于使用本产品造成的。在任何授权不得销售该产品。
修订0.99
-1-
2001/07/26
MYSON
技术
引脚配置
MTV312M64
（REV 0.99 ）
A“ CMOS输出引脚”意味着它可以吸收和驱动至少4mA电流的电流。所以不推荐使用这种
引脚输入功能。
A“开漏针”意味着它可以吸收至少4mA电流的电流，但只能驱动10 的20uA至VDD 。它可以用作
输入或输出功能，需要一个外部上拉电阻。
A“ 8051标准针”是一个伪开漏引脚。它可以吸收至少4mA电流时的电流输出为低电平时，
和驱动器的至少4毫安电流值为160ns时，从低到高的输出过境，然后一直在100uA的驱动
保持销处于高电平。它可以用作输入或输出功能。它需要一个外部上拉
电阻驱动重负载设备时。
4mA
10uA
120uA
2 OSC
期
延迟
4mA
产量
数据
输入
数据
8051标准引脚
针
4mA
无电流
产量
数据
4mA
针
输入
数据
4mA
产量
数据
针
CMOS输出引脚
开漏引脚
电源配置
该MTV312M可以在5V或3.3V供电系统正常工作。
在5V电源系统中， VDD引脚连接到5V电源和VDD3需要一个外部电容，全
输出引脚可以从0摆动5V ，输入引脚可以接受05V输入范围。和ADC的转换范围为5V 。
但是， X1和X2引脚必须保持低于3.3V 。
在3.3V电源系统中， VDD和VDD3连接到3.3V电源，所有输出引脚0摇摆3.3V ，
HSYNC ， VSYNC和开漏引脚可以接受0 5V输入范围，其他引脚必须保持低于3.3V 。和
ADC的转换范围是3.3V 。
5V
VDD
VDD3
10u
3.3V
VDD
VDD3
MTV312M在
5V系统
MTV312M在
3.3V系统
修订0.99
-3-
2001/07/26
MYSON
技术
引脚说明
名字
VDD3
VDD
VSS
X2
X1
RST
DA0/P5.0
DA1/P5.1
DA2/P5.2
DA3/P5.3
DA4/P5.4
DA5/P5.5
DA6/P5.6
DA7/HCLAMP
DA8/HLFHO
DA9/HALFV
HSCL/P3.0/Rxd
HSDA/P3.1/Txd
P3.2/INT0
ISDA/P3.4/T0
ISCL/P3.5/T1
P1.0
P1.1
P1.2
P1.3
P1.4
P1.5
P1.6
P1.7
P6.0/AD0
P6.1/AD1
P6.2/AD2/HLFHI
P6.3/AD3
P6.4/DA10
P6.5/DA11
P6.6/DA12
P6.7/DA13
VBLANK/P4.0
HBLANK/P4.1
STOUT/P4.2
HSYNC
VSYNC
PIN号
40 42 44
4
4
4
5
8
8
6
9
10
7
10 11
8
11 12
29
7
7
3
3
3
2
2
2
1
1
1
38 40 42
37 39 41
36 38 40
30 32 34
31 33 35
35 37 39
34 36 38
25 28 29
24 27 28
15 18 19
9
12 13
10 13 14
13 16 17
14 17 18
16 19 20
17 20 21
18 21 22
19 22 23
20 23 24
21 24 25
23 26 27
22 25 26
12 15 16
-
-
9
26 29 30
27 30 31
28 31 32
-
-
33
32 34 36
33 35 37
11 14 15
39 41 43
40 42 44
TYPE
O
-
-
O
I
I
I / O
I / O
I / O
I / O
I / O
I / O
I / O
O
O
O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
I / O
O
O
O
I
I
描述
MTV312M64
（REV 0.99 ）
3.3V内核电源
5V或3.3V正电源
地
振荡器输出
振荡器输入
高电平有效复位
PWM DAC输出/通用I / O（ CMOS ）
PWM DAC输出/通用I / O（ CMOS ）
PWM DAC输出/通用I / O（ CMOS ）
PWM DAC输出/通用I / O（ CMOS ）
PWM DAC输出/通用I / O（ CMOS ）
PWM DAC输出/通用I / O（ CMOS ）
PWM DAC输出/通用I / O（ CMOS ）
PWM DAC输出/水平同步钳位脉冲输出（ CMOS ）
PWM DAC输出/水平同步频率的一半。输出（漏极开路）
PWM DAC输出/垂直同步频率的一半。输出（漏极开路）
从站IIC时钟/通用I / O / RXD （漏极开路）
从站IIC数据/通用I / O / TXD （漏极开路）
通用I / O / INT0 （ 8051标准）
主IIC数据/通用I / O / T0 （漏极开路）
主IIC时钟/通用I / O / T1 （漏极开路）
通用I / O （ CMOS输出或8051标准）
通用I / O （ CMOS输出或8051标准）
通用I / O （ CMOS输出或8051标准）
通用I / O （ CMOS输出或8051标准）
通用I / O （ CMOS输出或8051标准）
通用I / O （ CMOS输出或8051标准）
通用I / O （ CMOS输出或8051标准）
通用I / O （ CMOS输出或8051标准）
通用I / O / ADC输入（ CMOS ）
通用I / O / ADC输入（ CMOS ）
通用I / O / ADC输入/半水平同步输入（ CMOS ）
通用I / O / ADC输入（ CMOS ）
通用I / O / PWM DAC输出（ CMOS ）
通用I / O / PWM DAC输出（ CMOS ）
通用I / O / PWM DAC输出（ CMOS ）
通用I / O / PWM DAC输出（ CMOS ）
垂直空白（ CMOS ） /通用输出（ CMOS ）
卧式空白（ CMOS ） /通用输出（ CMOS ）
自检的视频输出（ CMOS ） /通用输出（ CMOS ）
水平同步或复合同步输入
垂直同步输入
修订0.99
-4-
2001/07/26
MYSON
技术
功能说明
1. 8051 CPU内核
MTV312M64
（REV 0.99 ）
MTV312M的CPU内核与业界标准的8051 ，其中包括256字节RAM兼容，
特殊功能寄存器（ SFR ） ，两个定时器， 5个中断源和一个串行接口。 CPU核心
取其从64K的程序代码字节Flash中MTV312M 。它使用端口0和端口2访问
“外部特殊功能寄存器” （ XFR ）和外部辅助RAM （ AUXRAM ） 。
CPU核心可以在双速率运行时FclkE设置。一旦该位被设置，则CPU运行好象一个24MHz的
X'被施加于MTV312M ，但外设（IIC ，DDC， H / V处理器）仍然在原频率上运行。
TAL
注：本文档中列出的所有寄存器位于8051 '外部RAM区（ XFR ） 。对于内部RAM
s
存储器映射，请参阅8051的规范。
2.内存分配
2.1内部特殊功能寄存器（ SFR ）
SFR的是一组寄存器相同标准8051的。
2.2内部RAM
总共有256字节的内部RAM中MTV312M ，同为8052 。
2.3外部特殊功能寄存器（ XFR ）
该XFR是一组分配在8051外部RAM区F00h寄存器 - FFFh的。这些寄存器
用于特殊功能。程序可以使用"MOVX"指令来访问这些寄存器。
2.4辅助RAM （ AUXRAM ）
总共有512个字节的辅助RAM中分配在8051外部RAM区域800H - 9FFh 。节目
可以使用"MOVX"指令来访问AUXRAM 。
2.5双端口RAM（ DDCRAM ）
有256字节的双端口RAM分配在8051外部RAM区E00h - EFFh 。程序可以
使用"MOVX"指令访问RAM中。外部DDC1 / 2主机可以访问RAM仿佛24LC02
EEPROM被连接到接口。
FFH
内部RAM
通过可访问
间接
只有解决
（使用
MOV A ， @日
指令）
SFR
通过可访问
直接寻址
FFFH
XFR
通过可访问
间接的外部
内存寻址
（使用MOVX
指令）
EFFh
DDCRAM
通过可访问
间接的外部
内存寻址
（使用MOVX
指令）
80h
7Fh
F00h
内部RAM
通过可访问
直接和间接
地址
E00h
9FFh
AUXRAM
通过可访问
间接的外部
内存寻址
（使用MOVX
指令
00h
800h
修订0.99
-5-
2001/07/26
QQ：2880707522 复制
