【1月2日英寸VGA （含定格） CMOS有源像素数字图像传感器1月2日英寸CMOS主动 -像素的CM】,IC型号MT9V403C12STM,MT9V403C12STM PDF资料,MT9V403C12STM经销商,ic,电子元器件-51电子网

1月2日英寸VGA （含定格） CMOS

有源像素数字图像传感器

1月2日英寸CMOS主动 -

像素的CMOS图像

传感器

特点

Array格式：主动： 659H X 494V

像素尺寸和类型： 9.9μm X 9.9μm TrueSNAP

（关门节点的主动像素）

光学格式1/ 2英寸的

帧速率： 0200帧/秒逐行扫描

数据速率： 66 MB /秒（主时钟66兆赫）

响应率： 2.0 V /勒克斯秒源与照明

在550nm

信噪比： 45分贝

ADC ：片上10位

功率： 130mW功率为200 FPS

电源电压： + 3.3V

内部场景内动态范围： 60分贝

工作温度： -5 ° C至+ 70°C

输出： 10位通过单个端口的数字

快门： TrueSNAP定格电子快门

接口模式：主/快照/从（与

同时或相继曝光/读出）

快门效率： 98.5 ％

快门曝光时间：

主模式或拍照模式： 2行256

帧（ 20μs的1.3秒与66 MHz时钟）

从模式：用户控制

增益： 1X - 18X （步长= 1 ）或0.5倍， 9倍

（步长= 0.5）

控制接口：两线串行接口

封装： 48引脚CLCC

定时和控制：

片上：

ADC控制，多路输出， ADC的校准

通过2线串行接口，曝光时间化，

读/写的ADC校准系数，窗口

大小和位置，增益，偏置，高手过招卡扣

镜头与奴隶，同时或连续曝光

确保/读出，渐进与交错， ADC

参考，垂直和水平消隐。

片：

曝光触发（快照模式），曝光和

读取时间（从模式）

颜色规格：单色或彩色（拜耳

模式）

MT9V403

美光产品型号： MT9V403C12ST

描述

美光

成像MT9V403 VGA CMOS型

有源像素传感器具有1/ 2英寸的光学格式和

提供卓越的分辨率，在涡轮增压200 FPS ，

使其成为机器视觉的完美解决方案

组装线，安全气囊，高尔夫挥杆分析，

而在电影特效。定格快门

允许所有像素的信号电荷被整合

在平行的所有像素同时开始整合

并同时停止整合。收费

然后取样到像素的模拟存储器（ 1 MEM-

每像素ORY ），因此，按行排，是digi-

级分配和读出的芯片。该传感器工作在

主人，快照，或从模式。在主控模式下，

生成片上的读出时序。在快照

模式，它接受外部触发，然后生成

的读出时序。在从模式下，传感器接收

外部的读取时间。积分时间是亲

通过两线串行接口编程（ mas-

器或快照模式），或者通过externally-控制

产生的控制信号（从机模式）。

在扫描模式可以是逐行或间

股价。还有一种选择要扫描的只是一个窗口

通过选择开始行和列，并停止利息

行和列。用户可以控制在帧速率

和行速率通过使用垂直和水平

消隐以及主时钟频率。

的数据到芯片的读出可以做

与集成ADC和同步操作

由于这两个单元的SRAM ，它允许数据从

先前已兑换行转移到输出

内存读出。

该传感器的ADC的含有特殊的自校准

电路，该电路允许所述传感器，以减少其自身的协作

UMN明智的固定模式噪声。校准coeffi-

cients可以读出，并写入的感应器。

09005aef80c07280

MT9V403_DS.fm - 版本B 1/04 EN

2004美光科技公司

产品与这里讨论的规格如有美光更改，恕不另行通知。

1月2日英寸VGA （含定格） CMOS

有源像素数字图像传感器

图1 ：框图

EXPOSE

FRAME

ROW

传感器

接口

块

控制

逻辑

ROW

解码器

像素阵列

系统

时钟

RESET

增益控制

列PGA

校准数据

系统

时钟

系统

数据

两线制

串行

接口

列ADC和

校准存储器

667H ×10 SRAM （×2）

ADC和输出寄存器

输出（9 ：0）

读出控制

表1：

引脚说明

TYPE

输入

说明

时钟输入整个芯片。最大设计频率为66兆赫（ 50％，

±5 ％的占空比）。

全球逻辑复位功能（异步）。低电平脉冲最小

持续时间为200ns 。

从模式的输入信号。开始的像素行的行的处理顺序（即

像素读出， ADC转换，以及数据写入ADC寄存器）。上升

ROW_STRT的边缘应该是同步于系统时钟的下降沿。一

一个时钟周期宽的活性高的脉冲。两线串行接口寄存器

设定开关的输入和输出之间的这种管脚。

从模式的输入信号。一个低电平信号，使列计数器

并开始读出处理。导致10位输出端口进行更新

与系统时钟的上升沿数据。两线串行接口

寄存器的设定开关输入和输出之间的引脚。

触发快照模式。两线串行接口寄存器设置

开关输入和输出之间的引脚。无连接项为必填项

从模式。

从模式的输入信号。低电平脉冲重置所有的光电探测器，

开始新的积分周期。无连接应在主进行

模式或拍照模式。

从模式的输入信号。控制从转让费低电平脉冲

光检测器向存储器中的每个像素在整个像素阵列内。没有

连接应该在主模式或快照模式下进行。

从模式的输入信号。低电平脉冲复位所有像素的回忆。没有

连接应该在主模式或快照模式下进行。

串行口的时钟。最大频率为1兆赫。

偏置电压设定为VLN_AMP或VLN_OUT 。 VLN_AMP和VLN_OUT可

从他们的内部偏压经由双线串行别断开

连接并通过该输入来驱动。

偏置下工作电流电压设定为像素来源。

偏置设定电压为列源极跟随器的工作电流。

暗偏移消除。的偏置极性经由双线串行设置

界面。

运算放大器的偏置。

针

号码信号名称

系统时钟

LRST_N

ROW_STRT

LD_SHFT_N

输入

EXPOSE

输入

PG_N

输入

TX_N

输入

RESMEM

SCLK

VLNS

输入

09005aef80c07280

MT9V403_DS.fm - 版本B 1/04 EN

VLN1

VLP

VOFF

REF

输入

美光科技公司保留更改产品或规格，恕不另行通知。

2004美光科技。公司

1月2日英寸VGA （含定格） CMOS

有源像素数字图像传感器

表1：

引脚说明（续）

TYPE

输入

说明

ADC的参考电压，用于设置最大输入信号电平，设置

在模拟到数字转换处理的至少显著位（LSB）的大小。

ADC的偏见。

用于校准操作ADC参考。

从模式的输入信号。低电平脉冲复位行和列柜，

提供帧同步。低的持续时间应该至少为两个时钟

周期宽。即保持为低电平的输入也设置低的传感器，每个待机

模式，直到它被释放。信号被上拉片上。

用户应接地此引脚。

偏移可能需要很短的曝光条件。

偏置设定电压的ADC的工作电流。

串口的数据。

主模式和快照模式下的输出信号。读出时高电平有效。

两线串行接口寄存器设置开关的输入之间的引脚

和输出。

主模式和快照模式下的输出信号。高电平时，图像数据

是在数据输出总线。两线串行接口寄存器的设置开关

输入和输出之间的这种管脚。

主模式下的输出信号。在曝光期间高电平有效。两线串行

接口寄存器设置开关的输入和输出之间的引脚。

像素输出数据位9 （MSB）。

像素输出数据位8 。

像素输出数据比特7 。

像素输出数据位6 。

像素输出数据位5 。

像素输出数据的位4 。

像素输出数据位3 。

像素输出数据位2 。

像素输出的数据位1 。

像素输出数据位0 （LSB）。

3.3V供电的模拟信号处理电路。

电源为像素阵列。设定为2.5V 。

地面模拟信号处理电路。

3.3V数字电源。

地面数字电路。

针

号码信号名称

REF

1DRV

REF

FRAME_SYNC_N

VTEST

VRSTLOW

VLN2

SDATA

FRAME_VALID

输入

输入/

产量

ROW_VALID

产量

12, 22

10, 11, 15

6, 27, 36,

4, 5, 28, 34,

35, 44

EXPOSE

DATA9

DATA8

DATA7

DATA6

DATA5

DATA4

DATA3

DATA2

DATA1

DATA0

VRST_PIX

GND

产量

动力

09005aef80c07280

MT9V403_DS.fm - 版本B 1/04 EN

美光科技公司保留更改产品或规格，恕不另行通知。

2004美光科技。公司

1月2日英寸VGA （含定格） CMOS

有源像素数字图像传感器

像素数据格式

数组的说明和细节，示出的像素

下文。

在主模式下使用的信号描绘

图4.在主模式下，整合的开始

期间被确定内部的MT9V403 。

图2 ：像素阵列描述

(502, 667)

图4 ：主控模式接口

信号的

EXPOSE

系统时钟

暗和隔离

像素

有源像素阵列

FRAME_VALID

494

调节器

ROW_VALID

数据

MT9V4O3

(1, 1)

LRST_N

659

图3 ：像素彩色图案细节

（左下角）

黑色像素

输出格式和时序

该传感器可在三种接口模式下运行：

主人，快照，或从模式。此外，主

模式可以设置为允许同时整合

和读出（同步主模式）或sequen-

TiAl合金一体化和读出（顺序主模式）。

模式的选择是通过两线串行接口完成

面，以小于一帧的时间来切换

之间的模式。

默认设置寄存器编程成像仪

读出可见的像素。因此，起始行是1，

启动栏是9月底行480和结束列

648.

主模式

在主控模式下，传感器内部产生

定时开始曝光和读出。接口

经由积分时间的预编程

两线串行接口，并表示由EXPOSE

信号变为高电平。当传感器开始时，该

读出过程中FRAME_VALID ， ROW_VALID和

DATA信号被输出，如图5上

第5页。

在主控模式下的行同步波形

关系如图5中第5页的上所示

FRAME_VALID信号变为高电平，表示开始

帧和2.5个时钟周期后的ROW_VALID

信号变为高电平，表示第一行的起始处。

第一个数据位是在第一个下降沿有效

ROW_VALID后，系统时钟变为高电平。其余

665个像素的行上的后续下降沿继续有效

荷兰国际集团SYSCLK的边缘，之后ROW_VALID回报

到低状态。（请注意，在主模式下648

像素读出每一行。）的ROW_VALID将

而后，做一个积极HIGH信封后续行

和FRAME_VALID信号将是一个高电平有效

信封后续帧。所需时间

一整排操作是671个时钟周期： 1个时钟

周期的延时+ 666 +列4个时钟周期时，

ROW_VALID低。带为66 MHz的SYSCLK ，这

转化为10.2μs的一个行时间和帧时间

5.1ms的全分辨率（ 502行）。这是假设有

没有垂直消隐和水平消隐和

的曝光时间小于5.1ms 。如果曝光时间

变得大于5.1ms时，帧的时间，然后

变的曝光时间的倒数（1 / [曝光

时间] ）。

09005aef80c07280

MT9V403_DS.fm - 版本B 1/04 EN

美光科技公司保留更改产品或规格，恕不另行通知。

2004美光科技。公司

1月2日英寸VGA （含定格） CMOS

有源像素数字图像传感器

图5 ：主模式行时序图

652

653

671

169

系统时钟

（输入）

ROW _VALID

（输出）

DATA [ 9：0]

（输出）

((

))

((

))

((

))

((

))

水平消隐

((

))

XXX

((

))

((

))

648

649

XXX

((

))

((

))

注意：

水平消隐名义上是35行，并且可以使用寄存器5增加。

在主控模式下，帧速率通过控制

插入垂直和/或水平消隐周期

在读出期间，或通过改变输入主时钟

（ SYSCLK ）频率（即传感器放慢），或

通过改变被读出的行数（即

窗口的大小）。表2示出了如何在一些实例中

与窗口的分辨率和帧时钟速率的变化

速度。

表2：

帧速率和分辨率和时钟速度

时钟速度（系统时钟）

66兆赫

24兆赫

24MHz

24兆赫

10兆赫

帧率（帧/秒）

196

392

784

1568

140

280

560

无料，曝光<读

解决方案（＃行）

502 （全分辨率）

251

125

502 （全分辨率）

251

125

502 （全分辨率）

当水平消隐被利用，

ROW_VALID保持低电平额外用户亲

每一行后可编程的时钟周期数

读出。其结果是行时间变为：

保留时间= （1 + 66 6 + 4 + HB ）×（ 1 / fsysclk ）

其中， 11B是在系统时钟的水平消隐

寄存器5指定周期（ 255时钟最大值）。

当垂直消隐利用， FRAME_

有效信号保持低电平额外的用户亲

行可编程数后的帧被读出

（如果曝光时间<读出时间）或暴露（如曝光

一定时间>读出时间）。表3第6页显示

各种情况下，用于计算一帧时间，其中

VB是按行的垂直消隐（ 255行马克西

妈妈）寄存器6.默认的垂直指定

消隐是一个SYSCLK周期，因此真正的垂直

消隐时间的空白行数亲

编程加一个时钟周期。

09005aef80c07280

MT9V403_DS.fm - 版本B 1/04 EN

美光科技公司保留更改产品或规格，恕不另行通知。

2004美光科技。公司