【ISO2-CMOSMT91625伏单轨编解码器数据表特点单5伏电源可编程μ律/ A律编解码器和过滤器】,IC型号MT9162AN1,MT9162AN1 PDF资料,MT9162AN1经销商,ic,电子元器件-51电子网

ISO

-CMOS

MT9162

5伏单轨编解码器

数据表

特点

单5伏电源

可编程

μ律/ A律

编解码器和过滤器

全差分输出驱动器

SSI数字接口

通过外部引脚CSLO - CSL2 SSI速度控制

个人发送和接收静音控制

增益为0 dB的接收路径

6分贝增益发射路径

低功耗工作

ITU -T G.714标准

订购信息

MT9162AE

20引脚PDIP

MT9162AS

20引脚SOIC

MT9162AN

20引脚SSOP

MT9162AN1 20引脚SSOP *

*无铅雾锡

-40 ° C至+ 85°C

管

2006年5月

描述

该MT9162 5 V单轨编解码器集成了一个内置

在过滤器/解码器，传输的抗混叠滤波器，参考

电压和偏压源。该设备同时支持A-

法律和

μ律

要求。

模拟接口，能够驱动一个20千欧的

负载。

该MT9162是制作Zarlink公司的ISO

-CMOS

技术保证低功耗和高

可靠性。

应用

蜂窝无线套

局域通信站

线卡

FILTER / CODEC GAIN

VDD

VSS

VBIAS

VREF

编码器

解码器

6dB

0分贝

类似物

接口

AIN +

AIN-

AOUT +

AOUT -

DIN

DOUT

机顶盒

CLOCKIN

PCM

串行

接口

定时

控制

PWRST

CSL0

CSL1

CSL2 RXMute TXMute

图1 - 功能框图

卓联半导体公司

卓联， ZL和卓联半导体公司标识是卓联半导体公司的商标。

MT9162

数据表

VBIAS

VREF

PWRST

RXMUTE

TxMUTE

CSL0

CSL1

CSL2

AIN +

AIN-

VSS

AOUT +

AOUT -

VDD

CLOCKIN

机顶盒

DIN

DOUT

20引脚PDIP / SOIC / SSOP

图2 - 引脚连接

引脚说明

针＃

名字

BIAS

REF

描述

偏置电压（输出）。

/ 2 ）可在此引脚用于外部偏置电压的放大器。连

0.1

F的电容到V

。连接1

电容到VREF。

参考电压的编解码器（输出）。

名义上[ （V

/2)-1.9 ]伏。内部使用。连接0.1

F的电容到V

。连接1

电容VBIAS

PWRST

上电复位。

经施密特触发器输入端（低电平有效）复位装置的内部状态。

内部连接。

外部配合到V

以进行正常操作。

A / μ律的选择。

CMOS电平兼容输入引脚支配使用的压扩法

装置。 A律当引脚连接到V选择

μ律

当引脚连接到V选择

RXMUTE

接收静音。

1时，发送PCM被迫负零代码。当0 ，正常运行。

CMOS电平兼容。

TxMUTE

发送静音。

1时，发送PCM被迫负零代码。当0 ，正常运行。

CMOS电平兼容。

CSL0

CSL1

CSL2

OUT

时钟速度选择。

这些引脚用于编程SSI模式的速度以及转换

外部提供的MCL的时钟和由过滤器/编解码器所需的512千赫时钟之间的速率。

请参考表2的详细信息。 CMOS电平兼容。

数据输出。

为8位宽的数据信道的三态数字输出被发送到第1层的设备。

由定义的时隙期间数据被移出经由销并发与BCL的上升沿

STB 。

数据输入。

数字输入的8位宽的数据从第1层设备。采样数据在下降

BCL由STB定义的时隙中的优势。 CMOS电平兼容。

数据选通。

此输入确定为发送和接收设备所使用的8位时隙

数据。此活性高信号具有8KHz的重复率。 CMOS电平兼容。

机顶盒

CLOCKIN

时钟（输入）。

提供给这个输入引脚上的时钟用于通过内部设备功能。连接位

时钟该引脚时，它是512 kHz或更高。 4096 kHz时钟连接到该引脚时，位时钟

是128 kHz或256 kHz的。 CMOS电平兼容。

正电源。

名义上是5伏。

卓联半导体公司

MT9162

引脚说明（续）

针＃

名字

AOUT-

反相模拟输出。

（平衡）。

描述

数据表

AOUT +

同相模拟输出。

（平衡）。

AIN-

AIN +

地面上。

名义上0伏。

反相模拟输入。

无需外部抗混叠是必需的。

非反相模拟输入。

非反相输入端。无需外部抗混叠是必需的。

概观

在5 V单轨编解码器功能的完整模拟/数字和数字/模拟音频信号转换

（过滤器/编解码器）和一个模拟接口，一个标准模拟发射机和接收机（模拟接口）。该

接收放大器能够驱动一个20千欧的负载。

功能说明

过滤器/解码器

过滤器/解码器模块实现转换的模拟0-3.3千赫兹的语音信号到/从数字域

64 kb / s的PCM B信道兼容。选择扩曲线和数字代码分配是

可编程的。这是ITU -T G.711 A律或

μ律，

与真正的符号/数字交替反转。

过滤器/解码器块还实现了在模拟域中的发送的音频路径增益。图3描述了

标称半通道的MT9162 。

以提供最佳的噪声抑制，以及允许一个宽的内部结构是完全差分

动态范围从单一的5伏电源的设计。这种全差分架构一直持续到模拟

接口部分，以提供完整的芯片实现为外部函数的这些功能。

一参考电压（V

REF

），对于编解码器部分，和一个偏置电压的转换的要求（Ⅴ

BIAS

），为

偏压内部模拟部分，两者都在片上产生。 V

BIAS

也带来了一个外部引脚，使其

可以用于偏置外部增益设置放大器。一个0.1μF的电容必须从V连接

BIAS

为了模拟

地在任何时候。同样，尽管V

REF

仅可在内部使用，一个0.1μF的电容从V

REF

销到

地需要在所有时间。对于这两个电容器的模拟接地参考点必须在物理上的

同样的观点。为了方便这个V

REF

和V

BIAS

引脚位于相邻引脚。

发射滤波器的设计符合ITU-T G.714规格。抗混叠滤波器被包括在内。这是一个第二

订购低通实现，角频率为25千赫。

接收滤波器的设计符合ITU-T G.714规格。滤波器响应达到峰值，以补偿

sinx的/ X的衰减所造成的8kHz的采样速率。

扩律选择的过滤器/解码器是由A提供/

扩控制引脚。表1示出

这些选择。

卓联半导体公司

MT9162

CODE

+满量程

+零

-Zero

（安静代码）

- 满量程

ITU -T （ G.711 ）

婆媳

1000 0000

1111 1111

0111 1111

0000 0000

A律

1010 1010

1101 0101

0101 0101

0010 1010

数据表

表1 - 法精选

模拟接口

标准接口是由MT9162提供。这些都是：

模拟量输入（发射器），引脚AIN + / AIN- 。最大峰到峰的输入是3.667Vpp

μ律

和整个

AIN + / AIN- 3.8Vpp A律。

模拟输出（接收器），销AOUT + / AOUT- 。这种内部补偿的全差分输出驱动器

能够驱动20K欧姆的负载。

PCM串行接口

串行链路需要的MT9162和外部数字传输设备之间传输数据。该

MT9162采用了许多标准的编解码器设备中的选通数据接口。这个接口是常用

称为简单串行接口（SSI）。

操作所需的模式通过CSL2-0控制引脚选择。见表2基于选择CSL2-

0引脚设置。

安静的代码

在PCM串行端口可向安静代码发送到解码器并通过设置RxMute接收滤波器路径

引脚为高电平。同样地， PCM串行端口将在发送寂静代码在发送路径

外

时钟位

率（千赫）

128

256

512

1536

2048

4096

CSL

CLOCKIN

（千赫）

4096

512

1536

2048

4096

图2 - 表2 ：位时钟频率选择

TxMute引脚为高电平。当这些引脚为低电平各自的路径正常工作。的-Zero进入

表1用于在安静的代码定义。

卓联半导体公司

MT9162

SSI模式

数据表

在SSI总线由一个名为声浪和DOUT分别，时钟输入输入和输出的串行数据流

信号（ CLOCKin ），和一个帧选通输入（STB）。也需要SSI的操作，如果A 4.096 MHz主时钟

比特时钟是小于512千赫。的时序要求的SSI分别示于图5 & 6 。

在SSI模式下， MT9162只支持B信道操作。因此， SSI的方式发送和接收B信道

数据总是在由STB输入所定义的信道。

数据选通信号输入端STB确定用于发送和接收数据的设备所使用的8比特时隙。这

是一种活性高的信号用8 kHz的重复率。

SSI的动作被分离成基于所提供的位时钟的数据速率两类。如果比特时钟是

512千赫兹或更高，则其由内部MT9162功能允许同步操作直接使用。如果

可用的位时钟为128千赫或256千赫，则4096千赫的主时钟是必需的导出的时钟为内部

MT9162的功能。

应用场合位时钟（ BCL ）低于512千赫被指定为异步的。该MT9162将重新调整其

内部时钟，使操作时，外部主机和位时钟是异步的。控制引脚CSL2 ，

CSL1和CSL0用于编程的比特率。

串行

PORT

过滤器/解码器和模拟接口

AOUT +

解码器

2.05分贝

接受

滤波器增益

0分贝

-2.05分贝

接收器

司机

20k

PCM

AOUT-

PCM

OUT

编码器

-2.05分贝

发射滤波器

收益

0dB

（1 dB步进）

发送增益

-0.37分贝

发送

收益

8.42分贝

AIN +

AIN-

类似物

输入

内部设备

外部设备

图3 - 音频增益分区

对于同步操作，数据从锭由定义的时隙期间取样，对BCL的下降沿

STB输入。数据变为可用，在DOUT上，对BCL由STB输入所定义的时间段期间的上升沿。

DOUT为三态在任何时候，当机顶盒是不正确的。如果机顶盒是有效的，那么安静的代码将在DOUT上传输的过程中

有效频闪时期。还有就是通过同步操作的PCM串行电路无帧延迟。

卓联半导体公司