CMOS
MT9125
双ADPCM代码转换器
初步信息
特点
双通道全双工转码器
32千比特/秒和24 kbit / s的ADPCM编码，
兼容的G.721 &和G.723 （1988）和
ANSI T1.303-1989
低功耗运行，总25mW的典型
异步4.096 MHz主时钟
手术
透明ADPCM旁路功能
串行接口， PCM和ADPCM数据
流
ST- BUS接口支持
引脚选择的μ律或A律操作
引脚选择CCITT或登录幅度PCM
编码
单5伏电源
可选复位值（ CCITT表3 / G.721 ）
能力
问题3
1993年8月
订购信息
MT9125AE
MT9125AP
24引脚塑料DIP
28引脚PLCC
-40至+ 85°C
描述
该双通道ADPCM代码转换器是一种低
电力， CMOS器件能够2编码器
功能和两个解码器功能。 2个64 kbit / s的
PCM信道被压缩成两个32千比特/秒
ADPCM通道和两个32千比特/ s的ADPCM
信道扩展到2的64 kbit / s的PCM
通道。
在32 kbit / s的ADPCM代码转换
算法采用符合CCITT Recom-
议书G.721和ANSI T1.303-1989 。
该
器件还支持24 kbit / s的（ 3位字）
算法（ CCITT / G.723 ） 。
切换，上的即时， 32千比特/秒和24之间
千位/秒，有可能通过切换适当模式
选择（ MS1 - MS4 ）控制引脚。
应用
对增益
语音邮件系统
无线基站集
C2o
BCLK
F0i
MCLK
ENS
ST- BUS
变流器
EN2
定时
EN1
DSTO
ADPCMi
ADPCM
I / O
ADPCMo
ENA
控制解码
转码器1
PCM
I / O
DSTI
ENB1
ENB2
转码器2
VDD
VSS
PWRDN
IC
MS1 MS2
A / μ格式
MS3 MS4
图1 - 功能框图
8-17
MT9125
初步信息
24引脚PDIP
MCLK
F0i
C2o
DSTO
DSTI
BCLK
VSS
ENB2
ENB1
MS1
MS2
MS3
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
ENS
EN2
EN1
ADPCMo
ADPCMi
ENA
VDD
IC
PWRDN
格式
A/
MS4
28引脚PLCC
图2 - 引脚连接
引脚说明
针＃
DIP
PLCC
名字
MCLK
1
2
主时钟输入。这个4.096 MHz的时钟被用作一个内部主时钟，并且必须
在操作的两个ST-总线和SSI模式设置。这是一个TTL电平输入。
在ST-总线模式MCLK的输入（也称为C4I在ST-总线而言）是从衍生
同步4.096 MHz的时钟可从第1层收发器设备。在C4I时钟，
输入到MCLK ，用在这种模式下既作为内部主时钟，用于导出
C 20的输出时钟和EN1 / EN2输出使能选通。
在SSI模式4.096 MHz主时钟必须来自于外部源。这
主时钟可以是异步相对于8 kHz的帧参考。
2
3
F0i
帧同步脉冲输入的ST- BUS接口操作。该输入应接低电平
如果不需要ST-总线操作。
这是一个TTL电平输入。
为2.048MHz时钟输出， ST- BUS的应用程序。这个时钟是由2 MCLK分和
反转。的-C 20输出的活动状态由F0i输入引脚状态的约束。
F0i输入
C 20的输出
V
SS
V
DD
主动F0i频闪
禁用（ SSI模式下自动激活）
启用
启用和对齐F0i由于C4I输入在MCLK
3
4
C2o
4
5
5
6
DSTO
DSTI
串行PCM字节输出流。参阅图12的序列的时序图。
串行PCM字节的输入数据流。参阅图12的序列的时序图。
这是一个TTL电平输入。
8-18
MS1
MS2
MS3
NC
MS4
A/
格式
12
13
14
15
16
17
18
DSTO
DSTI
BCLK
VSS
NC
ENB2
ENB1
4
3
2
1
28
27
26
MCLK
F0i
C2o
NC
ENS
EN2
EN1
5
6
7
8
9
10
11
25
24
23
22
21
20
19
ADPCMo
ADPCMi
ENA
VDD
NC
IC
PWRDN
描述
初步信息
引脚说明（续）
针＃
DIP
PLCC
MT9125
名字
BCLK
描述
位时钟输入PCM和ADPCM端口;在仅SSI的方式使用。的下降沿
这个时钟用于时钟数据在上DSTI和ADPCMi 。上升沿被用于时钟
数据列于DSTO和ADPCMo 。可以是128 kHz和2.048 MHz之间的任何速率。参考
图12和13的不使用时的序列的时序图，这个引脚应该连接
到V
SS
.
这是一个TTL电平输入。
电源地（ 0伏） 。
使能选通输入仅在SSI模式B2路PCM时序。一个有效的8位频闪绝
出席此输入，如果有在F0i和MCLK无ST- BUS信号。当该装置
检测到一个有效的帧脉冲在F0i ，对于B2的ST-总线信道的PCM定时被解码
内部和ENB2输入被忽略。当不使用该引脚应连接到V
SS
.
这是一个TTL电平输入。
使能选通输入仅在SSI模式B1路PCM时序。一个有效的8位频闪绝
出席此输入，如果有在F0i和MCLK无ST- BUS信号。当该装置
检测到有效帧脉冲F0i ，为B1 ST- BUS通道PCM时序进行解码
内部和ENB1输入被忽略。当不使用该引脚应连接到V
SS
.
这是一个TTL电平输入。
模式选择控制输入引脚1和2为根据下述B1通道：
MS1
B1通道
MS2
0
0
算法复位
0
1
ADPCM旁路模式（24或32 kbit / s的）
1
0
24 kbit / s的ADPCM方式
1
1
32 kbit / s的ADPCM方式
这些都是TTL电平输入。
模式选择控制输入脚3和4，用于根据下列B2通道：
MS4
MS3
B2通道
0
0
算法复位
0
1
ADPCM旁路模式（24或32 kbit / s的）
1
0
24 kbit / s的ADPCM方式
1
1
32 kbit / s的ADPCM方式
这些都是TTL电平输入。
法选择输入。选择μ律低时， A律时高。
这是一个TTL电平输入。
6
7
7
8
8
10
V
SS
ENB2
9
11
ENB1
10,
11
12,
13
MS1,
MS2
12,
13
14,
16
MS3,
MS4
14
15
16
17
18
19
A/
FORMAT格式化选择输入。选择CCITT PCM编码，如果高，或符号极性PCM如果低。
这是一个TTL电平输入。
PWRDN掉电输入。该引脚上的逻辑低电平强制器件承担内部电源
掉电模式，所有的操作被暂停。此模式将功耗降至最低。
输出三态。这是一个施密特触发输入。
IC
V
DD
ENA
内部连接。绑到V
SS
以进行正常操作。
正电源输入， 5伏±10 ％ 。
使能选通输入，用于输入和输出的ADPCM通道;用于SSI操作
只。请参考图3，当不使用时，与VSS 。
这是一个TTL电平输入。
17
18
19
20
22
23
20
21
24
25
ADPCMi串行ADPCM字的输入数据流。参照图的序列的时序图。 13.这是
TTL电平输入。
ADPCMo串行ADPCM字输出流。参阅图13的序列的时序图。
8-19
MT9125
引脚说明（续）
针＃
DIP
PLCC
初步信息
名字
EN1
描述
通道1输出使能选通。这个输出被从ST总线C4I和F0i解码
信号和它的位置， ST-总线流中，可以经由ENS引脚控制。
参阅图4中所示的ST-总线相对的时序图。
通道2输出使能选通。这个输出被从ST总线C4I和F0i解码
信号和它的位置， ST-总线流中，可以经由ENS引脚控制。
参阅图4中所示的ST-总线时序图。
启用只ST- BUS操作选择输入。此控制引脚改变了ST-总线
EN1和EN2的信道位置，以及ADPCM编码的信道位置。参考ST-
如图4所示。总线时序图。当不使用该引脚应连接到V
DD
。这
是TTL电平输入。
无连接。离开开路。
22
26
23
27
EN2
24
28
ENS
1, 9,
15,
21
NC
功能说明
该双通道ADPCM代码转换器是一种低
电力， CMOS器件能够2编码器
功能和两个解码器功能。 2个64 kbit / s的
PCM信道（PCM octets）被压缩成
两个32千比特/ s的ADPCM通道（ ADPCM的话） ，并
两个32千比特/ s的ADPCM通道（ ADPCM的话）是
扩大到2的64 kbit / s的PCM信道（PCM
八位字节） 。所采用的ADPCM编码转换算法
符合CCITT建议G.721和
ANSI T1.303-1989 。该器件还支持24
千比特/秒（ 3比特字）的算法（CCITT / G.723 ） 。
切换，上的即时， 32千比特/秒和24千比特之间/ s的
可以通过切换适当的模式选择
（ MS1 - MS4 ）控制引脚。
内部电路需要很少的能量，以
操作; 25mW的典型的双信道工作。
的4.096 MHz的主时钟频率要求
该电路完成两个编码信道和
2解码通道。操作与
异步主时钟，相对于8kHz的
参考，是允许的。
该设备的所有可选功能引脚选择，
没有微处理器是必需的。这允许简单的
与行业标准的编解码器，双接口
编解码器，数字电话设备，以及1层
收发器。
对PCM和ADPCM串行总线是
同步串行接口（ SSI ） ，允许串行
时钟速率为128 kHz至2.048兆赫。另外
在设备上引脚允许一个简单的界面给ST-
BUS组件。芯片上的通道计数器提供
通道使能输出，以及一个2.048 MHz的
8-20
时钟输出，用于驱动所述定时输入引脚有用
标准的编解码器设备。
串行I / O端口（ ADPCMi ， ADPCMo ， ENA ， ENB1 ，
ENB2 ， DSTI ， DSTO ， C 20 ， EN1 ， EN2 ， ENS ， F0i ）
串行I / O数据传输的双ADPCM
码器通过PCM和所提供的
ADPCM端口。串行I / O端口的操作是类似的
无论ST- BUS和SSI模式。双ADPCM
代码转换器确定的操作，通过模式
监测施加到F0i引脚上的信号。当一个
有效的ST- BUS帧脉冲（ 244ns低向脉冲）
连接到F0i销的代码转换器将
假设ST- BUS操作。如果F0i不断绑
到V
SS
代码转换器将承担SSI操作。针
在这些模式中的功能性描述
下面的子部分。
ADPCM端口操作（ ADPCMi ， ADPCMo ， ENA ）
该ADPCM端口由ADPCMi ， ADPCMo和
ENA 。 ADPCM的端口的功能是类似的ST-
BUS和SSI的操作，所不同的是在
其中BCLK信号导出并在其中
ADPCM字被放置在8 kHz的范围内。
对于SSI的操作（例如，当F0i不断绑
到V
SS
）的ADPCM码字两个通道都
调过来ADPCMi / ADPCMo的位时钟
率（BCLK ）期间由所定义的信道时间
输入选通在ENA 。请参考图3和图
13.数据被锁存到ADPCMi销与
下降沿BCLK的边缘而输出数据是由
可在ADPCMo在BCLK的上升缘。
初步信息
对于ST- BUS操作（即，当一个有效的ST- BUS
帧脉冲被施加到F0i输入）的比特率，在
2.048兆赫，内部由主机产生
时钟输入的MCLK引脚。在BCLK和ENA
输入将被忽略。数据锁存到ADPCMi
脚，其出现在四分之三的比特位置
MCLK的比特中的第二个上升沿（ C4I ）
小区边界。输出数据，就ADPCMo ，由
可在MCLK （ C4I ）的范围内的第一个下降沿
的位单元的边界。请参考图13 。
ADPCM字的位置，在ST- BUS框架内，
由施加在ENS的逻辑状态管辖
输入引脚。参照图4 ，当ENS = 0，则
ADPCM的话被放置在信道2，而当
ENS = 1的ADPCM的话被放置在信道3 。
不同的是PCM字节的ADPCM永不言
驻留在ST-总线通道0或1个时隙内。
PCM端口操作（ DSTI ， DSTO ， ENB1 ， ENB2 ）
该PCM端口由DSTI ， DSTO ， ENB1和
ENB2 。 PCM接口的功能是几乎相同
既ST-总线和SSI操作，不同之处
从其中BCLK信号推导和是否
在内部生成启用闪光灯或
从外部采购。
对PCM八位两个通道都调过来
DSTI / DSTO在通道中的位时钟速率
MT9125
通过对输入选通脉冲在ENB1和ENB2定义的时间
或者通过内部产生的时隙。
对于ST- BUS操作， （即，当一个有效的ST- BUS
帧脉冲被施加到F0i输入）的比特率，在
2.048兆赫，内部由主机产生
时钟输入的MCLK引脚。在BCLK和ENA
输入将被忽略。 ST- BUS时隙分配
还内部产生的，并且可以编程
入通道0和通道1或进入通道2和3同
在ENS输入引脚。请参考图4，在此模式下
ENB1和ENB2输入由器件忽略。
解码后的信道的时隙（0和1或2和3）
将变为可用，随着2.048 MHz的位
时钟，在EN1 ， EN2和C 20 ，用于控制编解码器
如图所示，在应用部设备（参阅
图7和图11）。数据锁存到DSTI
脚，其出现在四分之三的比特位置
MCLK的比特中的第二个上升沿（ C4I ）
小区边界。输出数据，就DSTO ，由
可在MCLK （ C4I ）的范围内的第一个下降沿
的位单元的边界。请参考图12 。
对于SSI操作， （例如，当F0i不断绑
到V
SS
）的比特率是通过对输入时钟提出设置
在BCLK引脚。数据传送的比特时钟
率（BCLK ），在B1和B2信道作为
通过选通输入ENB1和ENB2定义，
分别。需要注意的是ENB1和ENB2也
用作取景投入的内部操作
8位
ENB1
8位
ENB2
DSTI / O
B1通道
B2通道
4位
4位
ENA
4位
4位
B1
ADPCMi / O
B2
B1
B2
通常ENA是从哪个驱动ENB1或ENB2输入相同的选通脉冲而得。然而，只要ENA
在8个周期的BCLK的长度，它可以定位在8 kHz的范围内的任何地方。
图3 - 的SSI模式相对时序
8-21
CMOS
MT9125
双ADPCM代码转换器
初步信息
特点
双通道全双工转码器
32千比特/秒和24 kbit / s的ADPCM编码，
兼容的G.721 &和G.723 （1988）和
ANSI T1.303-1989
低功耗运行，总25mW的典型
异步4.096 MHz主时钟
手术
透明ADPCM旁路功能
串行接口， PCM和ADPCM数据
流
ST- BUS接口支持
引脚选择的μ律或A律操作
引脚选择CCITT或登录幅度PCM
编码
单5伏电源
可选复位值（ CCITT表3 / G.721 ）
能力
问题3
1993年8月
订购信息
MT9125AE
MT9125AP
24引脚塑料DIP
28引脚PLCC
-40至+ 85°C
描述
该双通道ADPCM代码转换器是一种低
电力， CMOS器件能够2编码器
功能和两个解码器功能。 2个64 kbit / s的
PCM信道被压缩成两个32千比特/秒
ADPCM通道和两个32千比特/ s的ADPCM
信道扩展到2的64 kbit / s的PCM
通道。
在32 kbit / s的ADPCM代码转换
算法采用符合CCITT Recom-
议书G.721和ANSI T1.303-1989 。
该
器件还支持24 kbit / s的（ 3位字）
算法（ CCITT / G.723 ） 。
切换，上的即时， 32千比特/秒和24之间
千位/秒，有可能通过切换适当模式
选择（ MS1 - MS4 ）控制引脚。
应用
对增益
语音邮件系统
无线基站集
C2o
BCLK
F0i
MCLK
ENS
ST- BUS
变流器
EN2
定时
EN1
DSTO
ADPCMi
ADPCM
I / O
ADPCMo
ENA
控制解码
转码器1
PCM
I / O
DSTI
ENB1
ENB2
转码器2
VDD
VSS
PWRDN
IC
MS1 MS2
A / μ格式
MS3 MS4
图1 - 功能框图
8-17
MT9125
初步信息
24引脚PDIP
MCLK
F0i
C2o
DSTO
DSTI
BCLK
VSS
ENB2
ENB1
MS1
MS2
MS3
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
ENS
EN2
EN1
ADPCMo
ADPCMi
ENA
VDD
IC
PWRDN
格式
A/
MS4
28引脚PLCC
图2 - 引脚连接
引脚说明
针＃
DIP
PLCC
名字
MCLK
1
2
主时钟输入。这个4.096 MHz的时钟被用作一个内部主时钟，并且必须
在操作的两个ST-总线和SSI模式设置。这是一个TTL电平输入。
在ST-总线模式MCLK的输入（也称为C4I在ST-总线而言）是从衍生
同步4.096 MHz的时钟可从第1层收发器设备。在C4I时钟，
输入到MCLK ，用在这种模式下既作为内部主时钟，用于导出
C 20的输出时钟和EN1 / EN2输出使能选通。
在SSI模式4.096 MHz主时钟必须来自于外部源。这
主时钟可以是异步相对于8 kHz的帧参考。
2
3
F0i
帧同步脉冲输入的ST- BUS接口操作。该输入应接低电平
如果不需要ST-总线操作。
这是一个TTL电平输入。
为2.048MHz时钟输出， ST- BUS的应用程序。这个时钟是由2 MCLK分和
反转。的-C 20输出的活动状态由F0i输入引脚状态的约束。
F0i输入
C 20的输出
V
SS
V
DD
主动F0i频闪
禁用（ SSI模式下自动激活）
启用
启用和对齐F0i由于C4I输入在MCLK
3
4
C2o
4
5
5
6
DSTO
DSTI
串行PCM字节输出流。参阅图12的序列的时序图。
串行PCM字节的输入数据流。参阅图12的序列的时序图。
这是一个TTL电平输入。
8-18
MS1
MS2
MS3
NC
MS4
A/
格式
12
13
14
15
16
17
18
DSTO
DSTI
BCLK
VSS
NC
ENB2
ENB1
4
3
2
1
28
27
26
MCLK
F0i
C2o
NC
ENS
EN2
EN1
5
6
7
8
9
10
11
25
24
23
22
21
20
19
ADPCMo
ADPCMi
ENA
VDD
NC
IC
PWRDN
描述
初步信息
引脚说明（续）
针＃
DIP
PLCC
MT9125
名字
BCLK
描述
位时钟输入PCM和ADPCM端口;在仅SSI的方式使用。的下降沿
这个时钟用于时钟数据在上DSTI和ADPCMi 。上升沿被用于时钟
数据列于DSTO和ADPCMo 。可以是128 kHz和2.048 MHz之间的任何速率。参考
图12和13的不使用时的序列的时序图，这个引脚应该连接
到V
SS
.
这是一个TTL电平输入。
电源地（ 0伏） 。
使能选通输入仅在SSI模式B2路PCM时序。一个有效的8位频闪绝
出席此输入，如果有在F0i和MCLK无ST- BUS信号。当该装置
检测到一个有效的帧脉冲在F0i ，对于B2的ST-总线信道的PCM定时被解码
内部和ENB2输入被忽略。当不使用该引脚应连接到V
SS
.
这是一个TTL电平输入。
使能选通输入仅在SSI模式B1路PCM时序。一个有效的8位频闪绝
出席此输入，如果有在F0i和MCLK无ST- BUS信号。当该装置
检测到有效帧脉冲F0i ，为B1 ST- BUS通道PCM时序进行解码
内部和ENB1输入被忽略。当不使用该引脚应连接到V
SS
.
这是一个TTL电平输入。
模式选择控制输入引脚1和2为根据下述B1通道：
MS1
B1通道
MS2
0
0
算法复位
0
1
ADPCM旁路模式（24或32 kbit / s的）
1
0
24 kbit / s的ADPCM方式
1
1
32 kbit / s的ADPCM方式
这些都是TTL电平输入。
模式选择控制输入脚3和4，用于根据下列B2通道：
MS4
MS3
B2通道
0
0
算法复位
0
1
ADPCM旁路模式（24或32 kbit / s的）
1
0
24 kbit / s的ADPCM方式
1
1
32 kbit / s的ADPCM方式
这些都是TTL电平输入。
法选择输入。选择μ律低时， A律时高。
这是一个TTL电平输入。
6
7
7
8
8
10
V
SS
ENB2
9
11
ENB1
10,
11
12,
13
MS1,
MS2
12,
13
14,
16
MS3,
MS4
14
15
16
17
18
19
A/
FORMAT格式化选择输入。选择CCITT PCM编码，如果高，或符号极性PCM如果低。
这是一个TTL电平输入。
PWRDN掉电输入。该引脚上的逻辑低电平强制器件承担内部电源
掉电模式，所有的操作被暂停。此模式将功耗降至最低。
输出三态。这是一个施密特触发输入。
IC
V
DD
ENA
内部连接。绑到V
SS
以进行正常操作。
正电源输入， 5伏±10 ％ 。
使能选通输入，用于输入和输出的ADPCM通道;用于SSI操作
只。请参考图3，当不使用时，与VSS 。
这是一个TTL电平输入。
17
18
19
20
22
23
20
21
24
25
ADPCMi串行ADPCM字的输入数据流。参照图的序列的时序图。 13.这是
TTL电平输入。
ADPCMo串行ADPCM字输出流。参阅图13的序列的时序图。
8-19
MT9125
引脚说明（续）
针＃
DIP
PLCC
初步信息
名字
EN1
描述
通道1输出使能选通。这个输出被从ST总线C4I和F0i解码
信号和它的位置， ST-总线流中，可以经由ENS引脚控制。
参阅图4中所示的ST-总线相对的时序图。
通道2输出使能选通。这个输出被从ST总线C4I和F0i解码
信号和它的位置， ST-总线流中，可以经由ENS引脚控制。
参阅图4中所示的ST-总线时序图。
启用只ST- BUS操作选择输入。此控制引脚改变了ST-总线
EN1和EN2的信道位置，以及ADPCM编码的信道位置。参考ST-
如图4所示。总线时序图。当不使用该引脚应连接到V
DD
。这
是TTL电平输入。
无连接。离开开路。
22
26
23
27
EN2
24
28
ENS
1, 9,
15,
21
NC
功能说明
该双通道ADPCM代码转换器是一种低
电力， CMOS器件能够2编码器
功能和两个解码器功能。 2个64 kbit / s的
PCM信道（PCM octets）被压缩成
两个32千比特/ s的ADPCM通道（ ADPCM的话） ，并
两个32千比特/ s的ADPCM通道（ ADPCM的话）是
扩大到2的64 kbit / s的PCM信道（PCM
八位字节） 。所采用的ADPCM编码转换算法
符合CCITT建议G.721和
ANSI T1.303-1989 。该器件还支持24
千比特/秒（ 3比特字）的算法（CCITT / G.723 ） 。
切换，上的即时， 32千比特/秒和24千比特之间/ s的
可以通过切换适当的模式选择
（ MS1 - MS4 ）控制引脚。
内部电路需要很少的能量，以
操作; 25mW的典型的双信道工作。
的4.096 MHz的主时钟频率要求
该电路完成两个编码信道和
2解码通道。操作与
异步主时钟，相对于8kHz的
参考，是允许的。
该设备的所有可选功能引脚选择，
没有微处理器是必需的。这允许简单的
与行业标准的编解码器，双接口
编解码器，数字电话设备，以及1层
收发器。
对PCM和ADPCM串行总线是
同步串行接口（ SSI ） ，允许串行
时钟速率为128 kHz至2.048兆赫。另外
在设备上引脚允许一个简单的界面给ST-
BUS组件。芯片上的通道计数器提供
通道使能输出，以及一个2.048 MHz的
8-20
时钟输出，用于驱动所述定时输入引脚有用
标准的编解码器设备。
串行I / O端口（ ADPCMi ， ADPCMo ， ENA ， ENB1 ，
ENB2 ， DSTI ， DSTO ， C 20 ， EN1 ， EN2 ， ENS ， F0i ）
串行I / O数据传输的双ADPCM
码器通过PCM和所提供的
ADPCM端口。串行I / O端口的操作是类似的
无论ST- BUS和SSI模式。双ADPCM
代码转换器确定的操作，通过模式
监测施加到F0i引脚上的信号。当一个
有效的ST- BUS帧脉冲（ 244ns低向脉冲）
连接到F0i销的代码转换器将
假设ST- BUS操作。如果F0i不断绑
到V
SS
代码转换器将承担SSI操作。针
在这些模式中的功能性描述
下面的子部分。
ADPCM端口操作（ ADPCMi ， ADPCMo ， ENA ）
该ADPCM端口由ADPCMi ， ADPCMo和
ENA 。 ADPCM的端口的功能是类似的ST-
BUS和SSI的操作，所不同的是在
其中BCLK信号导出并在其中
ADPCM字被放置在8 kHz的范围内。
对于SSI的操作（例如，当F0i不断绑
到V
SS
）的ADPCM码字两个通道都
调过来ADPCMi / ADPCMo的位时钟
率（BCLK ）期间由所定义的信道时间
输入选通在ENA 。请参考图3和图
13.数据被锁存到ADPCMi销与
下降沿BCLK的边缘而输出数据是由
可在ADPCMo在BCLK的上升缘。
初步信息
对于ST- BUS操作（即，当一个有效的ST- BUS
帧脉冲被施加到F0i输入）的比特率，在
2.048兆赫，内部由主机产生
时钟输入的MCLK引脚。在BCLK和ENA
输入将被忽略。数据锁存到ADPCMi
脚，其出现在四分之三的比特位置
MCLK的比特中的第二个上升沿（ C4I ）
小区边界。输出数据，就ADPCMo ，由
可在MCLK （ C4I ）的范围内的第一个下降沿
的位单元的边界。请参考图13 。
ADPCM字的位置，在ST- BUS框架内，
由施加在ENS的逻辑状态管辖
输入引脚。参照图4 ，当ENS = 0，则
ADPCM的话被放置在信道2，而当
ENS = 1的ADPCM的话被放置在信道3 。
不同的是PCM字节的ADPCM永不言
驻留在ST-总线通道0或1个时隙内。
PCM端口操作（ DSTI ， DSTO ， ENB1 ， ENB2 ）
该PCM端口由DSTI ， DSTO ， ENB1和
ENB2 。 PCM接口的功能是几乎相同
既ST-总线和SSI操作，不同之处
从其中BCLK信号推导和是否
在内部生成启用闪光灯或
从外部采购。
对PCM八位两个通道都调过来
DSTI / DSTO在通道中的位时钟速率
MT9125
通过对输入选通脉冲在ENB1和ENB2定义的时间
或者通过内部产生的时隙。
对于ST- BUS操作， （即，当一个有效的ST- BUS
帧脉冲被施加到F0i输入）的比特率，在
2.048兆赫，内部由主机产生
时钟输入的MCLK引脚。在BCLK和ENA
输入将被忽略。 ST- BUS时隙分配
还内部产生的，并且可以编程
入通道0和通道1或进入通道2和3同
在ENS输入引脚。请参考图4，在此模式下
ENB1和ENB2输入由器件忽略。
解码后的信道的时隙（0和1或2和3）
将变为可用，随着2.048 MHz的位
时钟，在EN1 ， EN2和C 20 ，用于控制编解码器
如图所示，在应用部设备（参阅
图7和图11）。数据锁存到DSTI
脚，其出现在四分之三的比特位置
MCLK的比特中的第二个上升沿（ C4I ）
小区边界。输出数据，就DSTO ，由
可在MCLK （ C4I ）的范围内的第一个下降沿
的位单元的边界。请参考图12 。
对于SSI操作， （例如，当F0i不断绑
到V
SS
）的比特率是通过对输入时钟提出设置
在BCLK引脚。数据传送的比特时钟
率（BCLK ），在B1和B2信道作为
通过选通输入ENB1和ENB2定义，
分别。需要注意的是ENB1和ENB2也
用作取景投入的内部操作
8位
ENB1
8位
ENB2
DSTI / O
B1通道
B2通道
4位
4位
ENA
4位
4位
B1
ADPCMi / O
B2
B1
B2
通常ENA是从哪个驱动ENB1或ENB2输入相同的选通脉冲而得。然而，只要ENA
在8个周期的BCLK的长度，它可以定位在8 kHz的范围内的任何地方。
图3 - 的SSI模式相对时序
8-21
QQ：2880707522 复制
