MT90869
灵活的16K数字开关（ F16kDX ）
数据表
特点
16,384 - 通道x 16,384路无阻塞
单向switching.The背板和
本地输入和输出可以被组合以
形成一个无阻塞交换矩阵64
流输入和64个输出流。
8,192 - 通道x 8,192路无阻塞
背板本地流切换。
8,192 - 通道x 8,192路无阻塞
本地与背板之间的流切换。
8,192 - 通道x 8,192路无阻塞
背板输入到背板输出开关。
8,192 - 通道x 8,192路无阻塞
本地输入本地输出流开关。
汇率转换上的所有数据路径，背板
本地，本地到背板，背板
背板和本地本地流。
背板端口接受32 ST- BUS流
同的2.048Mb / s的4.096Mb / s的数据速率，
8.192Mb / s或16.384Mb / s的任意组合
或16个数据流在固定的分配
32.768Mb/s.
本地端口接受了32 ST- BUS流
2.048Mb / s时， 4.096Mb / s时， 8.192Mb / s的数据速率
V
DD_IO
V
DD_Core
2002年12月
订购信息
MT90869AG
272球 - PBGA
-40至+85
o
C
或16.384Mb / s时，在任何组合。
每个流道和比特延迟本地输入
流。
每个流道和比特延迟背板
输入流。
每流推进本地输出
流。
每流进步的背板输出
流。
不断的吞吐延迟帧的完整性。
每个通道的高阻抗输出控制
本地及背板流。
每通道驱动高输出控制的地方
和背板流。
外部高阻抗控制输出
司机在背板和本地端口。
RESET
ODE
V
SS （ GND ）
BSTi0-31
背板数据存储器
（ 8,192频道）
当地
接口
LSTi0-31
背板
接口
BSTo0-31
BCST0-3
BORS
背板
连接内存
（ 8,192个）
当地
连接内存
（ 8,192个）
当地
接口
LSTo0-31
LCST0-3
本地数据存储器
（ 8,192频道）
背板
计时单元
LORS
FP8i
当地
定时
单位
微处理器接口
和内部寄存器
FP8o
FP16o
C8o
C16o
PLL
C8i
测试端口
V
DD -PLL
DS CS R / W A14 -A0 DTA D15 -D0
TMS TDi的TDO TCK TRST
图1 - MT90869功能框图
卓联半导体公司
1
MT90869
每通道的消息模式，本地和背板输出流。
连接内存块编程快速设备初始化。
BER测试本地和背板端口。
自动选择ST- BUS和GCI- BUS操作之间。
非复用摩托罗拉微处理器接口。
符合IEEE- 1149.1 （ JTAG ）标准的强制性要求。
内存内置自测试（ BIST ） ，通过微处理器寄存器控制。
1.8V内核电源电压。
3.3V的I / O电源电压。
5V容限输入，输出和I / O 。
每个流子速率为4位， 2位和1位切换依赖于数据流的数据速率。
数据表
应用
中心局交换机（ 5级）
调解开关
类独立开关
接入集中器
可扩展的以TDM为基础的体系结构
数字环路载波
设备概述
该MT90869有两个数据端口，背板和本地端口。背板端口有两种模式
在2.048Mb / s时， 4.096Mb / s时， 8.192Mb / s或16.384Mb / s的操作的操作，无论是32个输入和32个输出数据流，在
的任何组合，或16个输入和在32.768Mb / s的操作16的输出流。本地端口有32个输入和32
输出流在2.048Mb / s时， 4.096Mb / s时， 8.192Mb / s或16.384Mb / s的操作时，在任何组合。
该MT90869包含两个数据存储器块（背板和本地）提供以下的交换路径
配置：
背板到本地，支持8K x 8K的数据交换，
本地到背板，支持8K x 8K的数据交换，
背板到背板，支持8K x 8K的数据交换。
本地到本地，支持8K x 8K的数据交换。
该装置包含两个连接的存储块，一个用于背板输出和一个用于本地输出。数据
要对串行数据流的输出可以来自任一数据存储器（连接模式） ，或者直接从
连接存储器的内容（消息模式） 。
在连接模式连接存储器中的内容定义，对于每个输出流和信道，信源
流和信道（存储在数据存储器中），以进行切换。
在消息模式中，微处理器可将数据写入到所述存储器连接为广播上的输出
流在每个通道的基础。此功能可用于传送控制和状态信息的外部有用
电路或其他ST -BUS设备。
该器件采用一个主帧脉冲（ FP8i ）和主时钟（ C8i ）来定义的帧边界和时间
无论是背板端口和本地端口。该设备会自动检测是否是ST -BUS或GCI -BUS
风格帧脉冲被使用。目前从时间RESET两帧延迟撤除成立
全切换功能。在此期间，切换开始之前的帧格式被确定。
该器件提供FP8o ， FP16o ， C8o和C16o输出，支持连接到本地端口的外部设备。
2
卓联半导体公司
数据表
MT90869
子速率切换是通过过采样来完成（即， 1位切换，可通过采样2 Mb / s的实现
流在16 Mbps）的。请参阅MSAN 175 。
非复用摩托罗拉微处理器端口允许各种设备的操作模式和编程
切换配置。微处理器端口提供访问寄存器读/写，连接内存
读/写数据存储器和只读操作。该端口具有一个15位的地址总线， 16位数据总线和第4控制
信号。微处理器可以监测背板和本地数据存储器通道数据。
在IEEE- 1149.1 （ JTAG ）标准的强制性要求是通过一个专用的测试端口全面支持。
该MT90869在27mm的X 27毫米身体， 1.27毫米球间距， 272 - PBGA JEDEC标准制造MS-
034 BAL - 2国际空间站。 A.
卓联半导体公司
3
4
3
4
5
7
11
18
VDD_CORE
DS
1
6
8
A8
A11
ODE
LSTo2
LSTo4
DTA
TCK
BCSTo1
LCSTO3
LSTo0
LSTo1
A14
9
10
13
14
15
16
17
19
A2
12
BSTo5
BSTo4
BSTo2
2
20
A
IC
B
LSTo5
A
GND
IC
MT90869
B
BSTo8
CS
IC
LSTo3
VDD_CORE
TDI
TRST
BCSTo2
LCSTo2
VDD_CORE
BSTo1
IC
A5
A10
IC
A7
BSTo6
BSTo7
C
IC
RW
LCSTo0
RESET
TDO
BCSTo0
BCSTo3
LCSTo1
BSTo3
BSTo0
A1
A4
IC
A13
A6
BSTo9
BSTo10
LSTo6
LSTo7
LSTo8
C
D
BSTo13
GND
A0
VDD_IO
A3
GND
A9
A12
VDD_IO
TMS
GND
VDD_CORE
VDD_IO
IC
GND
D
LSTo9
LSTo10
LSTo11
E
BSTo16
BSTo17
LSTo12
LSTo13
LSTo14
LSTo15
F
BSTo20
VDD_IO
VDD_IO
LSTo16
LSTo17
LSTo18
G
BSTo23
BSTo24
LSTo19
LSTo20
LSTo21
LSTo22
H
BSTo27
GND
GND
LSTo23
LSTo24
LSTo25
J
GND
GND
LSTo26
LSTo27
LSTo28
LSTo29
K
BSTi0
VDD_IO
GND
GND
GND
GND
LSTo30
LSTo31
LORS
VDD_CORE
L
GND
VDD_IO
LSTi0
LSTi1
LSTi2
BSTo11
BSTo12
E
BSTo14
BSTo15
F
BSTo18
BSTo19
A1角落里确定金属打标
BSTo30
GND
GND
BSTo31
BSTi3
BSTi4
GND
GND
GND
BSTi7
BSTi8
GND
GND
LSTi3
GND
GND
LSTi4
G
BSTo21
BSTo22
H
BSTo25
BSTo26
J
BSTo28
BSTo29
K
VDD_CORE
BORS
L
BSTi1
BSTi2
图2 - MT90869 PBGA连接（ 272 PBGA ）引脚图
（如通过封装的顶部看）
卓联半导体公司
VDD_CORE
GND
BSTi13
BSTi14
BSTi17
VDD_IO
BSTi20
BSTi21
IC
BSTi28
VDD_IO
GND
D10
GND
D4
VDD_IO
GND
VDD_PLL
GND
IC
BSTi29
VDD_CORE
D13
D9
D7
D3
D0
IC
IC
C8o
BSTi25
BSTi30
D15
D12
D8
D6
D2
IC
IC
C8i
D11
VDD_CORE
C16o
IC
BSTi31
D14
D5
D1
IC
VDD_CORE
NC
NC
M
M
LSTi5
LSTi6
N
GND
LSTi7
LSTi8
LSTi9
P
LSTi10
VDD_CORE
LSTi11
LSTi12
R
VDD_IO
LSTi13
LSTi14
LSTi15
T
VDD_CORE
LSTi16
LSTi17
LSTi18
U
FP8i
VDD_IO
VDD_CORE
GND
LSTi19
LSTi20
LSTi21
V
FP8o
IC
IC
LSTi22
LSTi23
LSTi24
LSTi25
W
FP16o
IC
IC
IC
LSTi26
LSTi27
IC
Y
VDD_CORE
IC
IC
LSTi29
LSTi30
LSTi31
LSTi28
BSTi5
BSTi6
N
BSTi9
BSTi10
P
BSTi11
BSTi12
R
BSTi15
BSTi16
T
BSTi18
BSTi19
U
BSTi22
IC
V
VDD_CORE
IC
W
BSTi23
BSTi24
数据表
Y
BSTi26
BSTi27
数据表
引脚说明
名字
V
DD_IO
MT90869
包
坐标
D6 ， D11 ， D15 ，F4
F17 ，K4， L17 ，R4
R17 ， U6 ， U10 ， U15
A7 ，B4， B12 ，D14，
K 1， K 2 O ，N 3， P18 ，
T17 ， U16 ，V1 ，V5
Y7, Y11, Y14
U12
A 1， D4 ，D8， D13，
D17 ， H4 ， H17 ， J9 ，
J10 ， J11 ， J12 ， K9 ，
K10 ， K11 ，K12， L9 ，
L10， L11， L12， M9，
M10， M11，M12 ，N4，
N17 ，U4 U8， U11，
U13, U17
K3， L1，L2， L3，L4，
M1，M2， M3，M4 ，N1
N2， P1，P2， P3，P4
R1
描述
电源的外围电路：
+3.3V
V
DD_Core
电源的核心逻辑电路： + 1.8V
V
DD -PLL
V
SS （ GND ）
电源的模拟PLL ： + 1.8V
地
BSTi0 - 15
背板串行输入流0 15 （ 5V容限，内部上拉下来） 。
In
非32MB / S模式，这些引脚在接收数据速率的TDM串行数据流： -
16.384 MB /秒（与256个频道） ，
8.192 Mb / s的（含128个频道） ，
4.096 Mb / s的（ 64个频道） ，或
2.048Mb /秒（带32个频道） 。
的数据速率被独立地编程为每个输入流。
在32MB / S模式，这些引脚接受以固定数据速率的TDM串行数据流
32.768 MB /秒（ 512个频道） 。
BSTi16 - 31
R 2， R 3 ，T1，T2 ，T3
T 4中，U1 ，W1， W2，W3
Y1，Y2， U5 ，V4 ，W4，
Y4
背板串行输入流16 31 （ 5V容限，内部上拉下来） 。
在非32MB / S模式，这些引脚在接收数据速率串行TDM数据流
的： -
16.384 MB /秒（与256个频道） ，
8.192 Mb / s的（含128个频道） ，
4.096 Mb / s的（ 64个频道） ，或
2.048Mb /秒（带32个频道） 。
的数据速率被独立地编程为每个输入流。
在32MB / S模式，这些引脚不使用，应在外部连接到
定义的逻辑电平。
BSTo0 - 15
C5 ，B5，A5 C4 ，A4
A3 ，B1 ，B2，B3 ，C1
C2，D1 ，D2，D3 ，E1
E2
串行背板输出流0 15 （ 5V容限，三态输出） 。
在非32MB / S模式，这些引脚输出的串行TDM数据流的数据速率的 -
16.384 MB /秒（与256个频道） ，
8.192 Mb / s的（含128个频道） ，
4.096 Mb / s的（ 64个频道） ，或
2.048Mb /秒（带32个频道） 。
的数据速率被独立地编程为每个输出流。
在32MB / S模式，这些引脚输出的串行TDM数据流以固定数据速率
32.768 MB /秒（ 512个频道） 。
指所描述
BORS
和
ODE
引脚输出高电平的控制或
高阻抗状态。
卓联半导体公司
5
MT90869
灵活的16K数字开关（ F16kDX ）
数据表
特点
16,384 - 通道x 16,384路无阻塞
单向switching.The背板和
本地输入和输出可以被组合以
形成一个无阻塞交换矩阵64
流输入和64个输出流。
8,192 - 通道x 8,192路无阻塞
背板本地流切换。
8,192 - 通道x 8,192路无阻塞
本地与背板之间的流切换。
8,192 - 通道x 8,192路无阻塞
背板输入到背板输出开关。
8,192 - 通道x 8,192路无阻塞
本地输入本地输出流开关。
汇率转换上的所有数据路径，背板
本地，本地到背板，背板
背板和本地本地流。
背板端口接受32 ST- BUS流
同的2.048Mb / s的4.096Mb / s的数据速率，
8.192Mb / s或16.384Mb / s的任意组合
或16个数据流在固定的分配
32.768Mb/s.
本地端口接受了32 ST- BUS流
2.048Mb / s时， 4.096Mb / s时， 8.192Mb / s的数据速率
V
DD_IO
V
DD_Core
2002年12月
订购信息
MT90869AG
272球 - PBGA
-40至+85
o
C
或16.384Mb / s时，在任何组合。
每个流道和比特延迟本地输入
流。
每个流道和比特延迟背板
输入流。
每流推进本地输出
流。
每流进步的背板输出
流。
不断的吞吐延迟帧的完整性。
每个通道的高阻抗输出控制
本地及背板流。
每通道驱动高输出控制的地方
和背板流。
外部高阻抗控制输出
司机在背板和本地端口。
RESET
ODE
V
SS （ GND ）
BSTi0-31
背板数据存储器
（ 8,192频道）
当地
接口
LSTi0-31
背板
接口
BSTo0-31
BCST0-3
BORS
背板
连接内存
（ 8,192个）
当地
连接内存
（ 8,192个）
当地
接口
LSTo0-31
LCST0-3
本地数据存储器
（ 8,192频道）
背板
计时单元
LORS
FP8i
当地
定时
单位
微处理器接口
和内部寄存器
FP8o
FP16o
C8o
C16o
PLL
C8i
测试端口
V
DD -PLL
DS CS R / W A14 -A0 DTA D15 -D0
TMS TDi的TDO TCK TRST
图1 - MT90869功能框图
卓联半导体公司
1
MT90869
每通道的消息模式，本地和背板输出流。
连接内存块编程快速设备初始化。
BER测试本地和背板端口。
自动选择ST- BUS和GCI- BUS操作之间。
非复用摩托罗拉微处理器接口。
符合IEEE- 1149.1 （ JTAG ）标准的强制性要求。
内存内置自测试（ BIST ） ，通过微处理器寄存器控制。
1.8V内核电源电压。
3.3V的I / O电源电压。
5V容限输入，输出和I / O 。
每个流子速率为4位， 2位和1位切换依赖于数据流的数据速率。
数据表
应用
中心局交换机（ 5级）
调解开关
类独立开关
接入集中器
可扩展的以TDM为基础的体系结构
数字环路载波
设备概述
该MT90869有两个数据端口，背板和本地端口。背板端口有两种模式
在2.048Mb / s时， 4.096Mb / s时， 8.192Mb / s或16.384Mb / s的操作的操作，无论是32个输入和32个输出数据流，在
的任何组合，或16个输入和在32.768Mb / s的操作16的输出流。本地端口有32个输入和32
输出流在2.048Mb / s时， 4.096Mb / s时， 8.192Mb / s或16.384Mb / s的操作时，在任何组合。
该MT90869包含两个数据存储器块（背板和本地）提供以下的交换路径
配置：
背板到本地，支持8K x 8K的数据交换，
本地到背板，支持8K x 8K的数据交换，
背板到背板，支持8K x 8K的数据交换。
本地到本地，支持8K x 8K的数据交换。
该装置包含两个连接的存储块，一个用于背板输出和一个用于本地输出。数据
要对串行数据流的输出可以来自任一数据存储器（连接模式） ，或者直接从
连接存储器的内容（消息模式） 。
在连接模式连接存储器中的内容定义，对于每个输出流和信道，信源
流和信道（存储在数据存储器中），以进行切换。
在消息模式中，微处理器可将数据写入到所述存储器连接为广播上的输出
流在每个通道的基础。此功能可用于传送控制和状态信息的外部有用
电路或其他ST -BUS设备。
该器件采用一个主帧脉冲（ FP8i ）和主时钟（ C8i ）来定义的帧边界和时间
无论是背板端口和本地端口。该设备会自动检测是否是ST -BUS或GCI -BUS
风格帧脉冲被使用。目前从时间RESET两帧延迟撤除成立
全切换功能。在此期间，切换开始之前的帧格式被确定。
该器件提供FP8o ， FP16o ， C8o和C16o输出，支持连接到本地端口的外部设备。
2
卓联半导体公司
数据表
MT90869
子速率切换是通过过采样来完成（即， 1位切换，可通过采样2 Mb / s的实现
流在16 Mbps）的。请参阅MSAN 175 。
非复用摩托罗拉微处理器端口允许各种设备的操作模式和编程
切换配置。微处理器端口提供访问寄存器读/写，连接内存
读/写数据存储器和只读操作。该端口具有一个15位的地址总线， 16位数据总线和第4控制
信号。微处理器可以监测背板和本地数据存储器通道数据。
在IEEE- 1149.1 （ JTAG ）标准的强制性要求是通过一个专用的测试端口全面支持。
该MT90869在27mm的X 27毫米身体， 1.27毫米球间距， 272 - PBGA JEDEC标准制造MS-
034 BAL - 2国际空间站。 A.
卓联半导体公司
3
4
3
4
5
7
11
18
VDD_CORE
DS
1
6
8
A8
A11
ODE
LSTo2
LSTo4
DTA
TCK
BCSTo1
LCSTO3
LSTo0
LSTo1
A14
9
10
13
14
15
16
17
19
A2
12
BSTo5
BSTo4
BSTo2
2
20
A
IC
B
LSTo5
A
GND
IC
MT90869
B
BSTo8
CS
IC
LSTo3
VDD_CORE
TDI
TRST
BCSTo2
LCSTo2
VDD_CORE
BSTo1
IC
A5
A10
IC
A7
BSTo6
BSTo7
C
IC
RW
LCSTo0
RESET
TDO
BCSTo0
BCSTo3
LCSTo1
BSTo3
BSTo0
A1
A4
IC
A13
A6
BSTo9
BSTo10
LSTo6
LSTo7
LSTo8
C
D
BSTo13
GND
A0
VDD_IO
A3
GND
A9
A12
VDD_IO
TMS
GND
VDD_CORE
VDD_IO
IC
GND
D
LSTo9
LSTo10
LSTo11
E
BSTo16
BSTo17
LSTo12
LSTo13
LSTo14
LSTo15
F
BSTo20
VDD_IO
VDD_IO
LSTo16
LSTo17
LSTo18
G
BSTo23
BSTo24
LSTo19
LSTo20
LSTo21
LSTo22
H
BSTo27
GND
GND
LSTo23
LSTo24
LSTo25
J
GND
GND
LSTo26
LSTo27
LSTo28
LSTo29
K
BSTi0
VDD_IO
GND
GND
GND
GND
LSTo30
LSTo31
LORS
VDD_CORE
L
GND
VDD_IO
LSTi0
LSTi1
LSTi2
BSTo11
BSTo12
E
BSTo14
BSTo15
F
BSTo18
BSTo19
A1角落里确定金属打标
BSTo30
GND
GND
BSTo31
BSTi3
BSTi4
GND
GND
GND
BSTi7
BSTi8
GND
GND
LSTi3
GND
GND
LSTi4
G
BSTo21
BSTo22
H
BSTo25
BSTo26
J
BSTo28
BSTo29
K
VDD_CORE
BORS
L
BSTi1
BSTi2
图2 - MT90869 PBGA连接（ 272 PBGA ）引脚图
（如通过封装的顶部看）
卓联半导体公司
VDD_CORE
GND
BSTi13
BSTi14
BSTi17
VDD_IO
BSTi20
BSTi21
IC
BSTi28
VDD_IO
GND
D10
GND
D4
VDD_IO
GND
VDD_PLL
GND
IC
BSTi29
VDD_CORE
D13
D9
D7
D3
D0
IC
IC
C8o
BSTi25
BSTi30
D15
D12
D8
D6
D2
IC
IC
C8i
D11
VDD_CORE
C16o
IC
BSTi31
D14
D5
D1
IC
VDD_CORE
NC
NC
M
M
LSTi5
LSTi6
N
GND
LSTi7
LSTi8
LSTi9
P
LSTi10
VDD_CORE
LSTi11
LSTi12
R
VDD_IO
LSTi13
LSTi14
LSTi15
T
VDD_CORE
LSTi16
LSTi17
LSTi18
U
FP8i
VDD_IO
VDD_CORE
GND
LSTi19
LSTi20
LSTi21
V
FP8o
IC
IC
LSTi22
LSTi23
LSTi24
LSTi25
W
FP16o
IC
IC
IC
LSTi26
LSTi27
IC
Y
VDD_CORE
IC
IC
LSTi29
LSTi30
LSTi31
LSTi28
BSTi5
BSTi6
N
BSTi9
BSTi10
P
BSTi11
BSTi12
R
BSTi15
BSTi16
T
BSTi18
BSTi19
U
BSTi22
IC
V
VDD_CORE
IC
W
BSTi23
BSTi24
数据表
Y
BSTi26
BSTi27
数据表
引脚说明
名字
V
DD_IO
MT90869
包
坐标
D6 ， D11 ， D15 ，F4
F17 ，K4， L17 ，R4
R17 ， U6 ， U10 ， U15
A7 ，B4， B12 ，D14，
K 1， K 2 O ，N 3， P18 ，
T17 ， U16 ，V1 ，V5
Y7, Y11, Y14
U12
A 1， D4 ，D8， D13，
D17 ， H4 ， H17 ， J9 ，
J10 ， J11 ， J12 ， K9 ，
K10 ， K11 ，K12， L9 ，
L10， L11， L12， M9，
M10， M11，M12 ，N4，
N17 ，U4 U8， U11，
U13, U17
K3， L1，L2， L3，L4，
M1，M2， M3，M4 ，N1
N2， P1，P2， P3，P4
R1
描述
电源的外围电路：
+3.3V
V
DD_Core
电源的核心逻辑电路： + 1.8V
V
DD -PLL
V
SS （ GND ）
电源的模拟PLL ： + 1.8V
地
BSTi0 - 15
背板串行输入流0 15 （ 5V容限，内部上拉下来） 。
In
非32MB / S模式，这些引脚在接收数据速率的TDM串行数据流： -
16.384 MB /秒（与256个频道） ，
8.192 Mb / s的（含128个频道） ，
4.096 Mb / s的（ 64个频道） ，或
2.048Mb /秒（带32个频道） 。
的数据速率被独立地编程为每个输入流。
在32MB / S模式，这些引脚接受以固定数据速率的TDM串行数据流
32.768 MB /秒（ 512个频道） 。
BSTi16 - 31
R 2， R 3 ，T1，T2 ，T3
T 4中，U1 ，W1， W2，W3
Y1，Y2， U5 ，V4 ，W4，
Y4
背板串行输入流16 31 （ 5V容限，内部上拉下来） 。
在非32MB / S模式，这些引脚在接收数据速率串行TDM数据流
的： -
16.384 MB /秒（与256个频道） ，
8.192 Mb / s的（含128个频道） ，
4.096 Mb / s的（ 64个频道） ，或
2.048Mb /秒（带32个频道） 。
的数据速率被独立地编程为每个输入流。
在32MB / S模式，这些引脚不使用，应在外部连接到
定义的逻辑电平。
BSTo0 - 15
C5 ，B5，A5 C4 ，A4
A3 ，B1 ，B2，B3 ，C1
C2，D1 ，D2，D3 ，E1
E2
串行背板输出流0 15 （ 5V容限，三态输出） 。
在非32MB / S模式，这些引脚输出的串行TDM数据流的数据速率的 -
16.384 MB /秒（与256个频道） ，
8.192 Mb / s的（含128个频道） ，
4.096 Mb / s的（ 64个频道） ，或
2.048Mb /秒（带32个频道） 。
的数据速率被独立地编程为每个输出流。
在32MB / S模式，这些引脚输出的串行TDM数据流以固定数据速率
32.768 MB /秒（ 512个频道） 。
指所描述
BORS
和
ODE
引脚输出高电平的控制或
高阻抗状态。
卓联半导体公司
5
QQ：2881677436 复制
